तैवानच्या नॅशनल यांग मिंग चियाओ तुंग युनिव्हर्सिटी (NYCU) आणि TSMC कॉर्पोरेट रिसर्चच्या संशोधकांनी ०.४२ nm जाडीचा एक इंटरफेस (interface) तयार केला आहे, जो पुढील पिढीच्या ट्रान्झिस्टरमधील एक मुख्य अडथळा दूर करतो.

MoS2 ट्रान्झिस्टरमधील पेच सुटला

गेल्या दशकाहून अधिक काळ, उद्योग क्षेत्र सिलिकॉनचा उत्तराधिकारी म्हणून अणूच्या थराइतके पातळ असलेल्या मॉलिब्डेनम डायसल्फाइड (MoS2) कडे पाहत आहे. त्याची पातळ रचना लहान, वेगवान आणि अधिक ऊर्जा-कार्यक्षम ट्रान्झिस्टर देण्याचे आश्वासन देते. तरीही, "गेट डायइलेक्ट्रिक" (gate dielectric) समस्येमुळे प्रगती खुंटली आहे. जेव्हा इन्सुलेटिंग थर पातळ होतो, तेव्हा सेमीकंडक्टरसोबतची सीमा अस्थिर होते, ज्यामुळे दोष (defects), पोकळी आणि विद्युत विस्कळीतपणा निर्माण होतो, ज्यामुळे कामगिरीवर परिणाम होतो. संशोधक सहसा नवीन इन्सुलेटर शोधत असतात; मात्र NYCU-TSMC टीमने त्याऐवजी सीमेची (boundary) पुनर्रचना केली.

०.४२-नॅनोमीटरचे संशोधन

Nature Electronics मधील एका शोधनिबंधात, टीमने थरांच्या अशा प्रक्रियेचे वर्णन केले आहे जी अणूंच्या संक्रमणाला (atomic transition) सुलभ करते. त्यांनी मोनोलेयर MoS2 वेफरपासून सुरुवात केली, त्यावर एपिटॅक्सियल ॲल्युमिनियम फिल्म जमा केली आणि तिचे इन-प्लेस ऑक्सिडेशन केले, ज्यामुळे केवळ ०.४२ nm जाडीचा ॲल्युमिनियम-ऑक्साइड बफर तयार झाला. हा बफर दोन गोष्टी करतो: तो हाय-κ हॅफनियम-ऑक्साइड गेट डायइलेक्ट्रिकला एकसमान वाढण्यासाठी एक गुळगुळीत पाया प्रदान करतो आणि सेमीकंडक्टरला नको असलेल्या विद्युत परस्परसंवादांपासून (electrical interactions) वाचवतो. परिणामी तयार झालेल्या ट्रान्झिस्टरमध्ये सुमारे एक नॅनोमीटरची समतुल्य ऑक्साइड जाडी, कमी लीकेज करंट आणि जवळजवळ शून्य हिस्टेरेसिस (hysteresis) दिसून येते, ज्यामुळे उपकरण सिग्नलला अंदाज लावता येईल अशा पद्धतीने प्रतिसाद देते.

वेफर-स्केल उत्पादनाकडे वाटचाल

महत्त्वाचे म्हणजे, संशोधकांनी केमिकल वेपर डिपॉझिशन (CVD) वापरून मोनोलेयर MoS2 विकसित केला, जी मोठ्या क्षेत्रांवर कोटिंग करण्यासाठी वापरली जाणारी उद्योग-मानक पद्धत आहे. CVD-ने विकसित केलेल्या मटेरियलवर अणू-स्तरीय इंटरफेसचे प्रदर्शन करणे, टू-डायमेंशनल (2D) इलेक्ट्रॉनिक्सना वास्तविक जगातील वेफर-स्केल उत्पादनाकडे नेण्यास मदत करते. "नवीन साहित्य शोधण्यापासून" "इंटरफेस इंजिनीअरिंगकडे" झालेला हा बदल भविष्यातील मायक्रोचिप्सच्या डिझाइन पॅराडाइममध्ये (design paradigm) मोठा बदल घडवून आणेल.

भारतासाठी याचे महत्त्व

हे संशोधन भारताचे सेमीकंडक्टर मिशन आणि धोरणात्मक स्वायत्ततेसाठी (strategic autonomy) अत्यंत महत्त्वाचे आहे.

  • तांत्रिक बेंचमार्किंग: भारताच्या इंडिया सेमीकंडक्टर मिशनने (ISM) सिलिकॉनकडून MoS2 सारख्या 2D मटेरिअल्सकडे होणाऱ्या बदलावर लक्ष ठेवणे आवश्यक आहे. R&D ला इंटरफेस-केंद्रित इंजिनीअरिंगशी सुसंगत केल्यास भारतीय प्रयोगशाळा मागे पडणार नाहीत.
  • पुरवठा साखळी आणि धोरणात्मक अवलंबित्व: हाय-एंड सेमीकंडक्टर्समध्ये तैवानचे वर्चस्व अधिक गडद होत आहे. भारताला केवळ असेंब्ली आणि टेस्टिंग (OSAT) क्षमतेपेक्षा अधिकची गरज आहे; पुढील पिढीच्या मटेरियल सायन्समध्ये स्पर्धा करू शकेल अशा डीप-टेक संशोधनाला भारताने जोपासले पाहिजे.
  • डिजिटल पायाभूत सुविधांचे भविष्य सुरक्षित करणे: भारत जसा AI आणि हाय-परफॉर्मन्स कॉम्प्युटिंगचा विस्तार करत आहे, तशी ऊर्जा-कार्यक्षम चिप्सची मागणी वाढेल. MoS2 ट्रान्झिस्टरमधील प्रगतीवर लक्ष ठेवल्यामुळे भारताला हार्डवेअर गरजांचे नियोजन करण्यास आणि पोस्ट-सिलिकॉन युगात डिजिटल सार्वभौमत्व जपण्यास मदत होईल.

TSMC आणि नॅशनल यांग-मिंग चियाओ-तुंग युनिव्हर्सिटीने ०.४२ nm अणू-स्तरीय इंटरफेस तयार केला आहे, जो MoS₂ ट्रान्झिस्टरमधील गेट-डायइलेक्ट्रिक अडथळा दूर करतो. हे पाऊल टू-डायमेंशनल (2D) चिप्सना वेफर-स्केल उत्पादनापर्यंत नेऊ शकते. हे संशोधन महत्त्वाचे आहे कारण यामुळे अणूच्या थराइतके पातळ साहित्य वेग, आकार आणि ऊर्जा कार्यक्षमतेमध्ये सिलिकॉनशी स्पर्धा करण्यापासून रोखणारा शेवटचा मोठा अडथळा दूर झाला आहे.

2D चिप्स रोखणारी गेट-डायइलेक्ट्रिक समस्या

दशकाहून अधिक काळ, MoS₂—एक अणूच्या थराइतका जाड असलेला सेमीकंडक्टर—सिलिकॉनचा उत्तराधिकारी म्हणून ओळखला जात आहे. त्याची पातळ रचना जलद स्विचिंग आणि कमी लीकेजचे आश्वासन देते. परंतु, जेव्हा उत्पादकांनी ट्रान्झिस्टर नियंत्रित करणाऱ्या इन्सुलेटिंग "गेट डायइलेक्ट्रिक"चा आकार कमी करण्याचा प्रयत्न केला, तेव्हा हे आश्वासन फोल ठरले. तो थर जितका पातळ होत गेला, तितकी MoS₂ क्रिस्टलसोबतची सीमा दोषांनी भरली गेली, ज्यामुळे विद्युत विस्कळीतपणा आणि अनपेक्षित वर्तन निर्माण झाले. उद्योगाने नवीन इन्सुलेटर शोधण्याचा प्रयत्न केला, परंतु अणूच्या थराइतक्या चॅनेलवर कोणताही स्वच्छ आणि एकसमान इंटरफेस तयार होऊ शकला नाही.

संक्रमण सुलभ करणारा अणू-स्तरीय बफर

टीमने ही पद्धत पूर्णपणे बदलली: चांगला इन्सुलेटर शोधण्याऐवजी, त्यांनी इंटरफेसची पुनर्रचना केली. CVD-ने विकसित केलेल्या MoS₂ च्या मोनोलेयरपासून सुरुवात करून, त्यांनी त्यावर एपिटॅक्सियल ॲल्युमिनियम फिल्म जमा केली आणि तिचे इन-प्लेस ऑक्सिडेशन केले, ज्यामुळे ०.४२ nm ॲल्युमिनियम-ऑक्साइड बफर तयार झाला. हा अतिशय पातळ थर दोन गोष्टी करतो. पहिले म्हणजे, तो हाय-κ हॅफनियम-ऑक्साइड गेट डायइलेक्ट्रिकला एकसमान वाढण्यासाठी एक गुळगुळीत आणि रासायनिकदृष्ट्या सुसंगत पृष्ठभाग तयार करतो. दुसरे म्हणजे, तो MoS₂ चॅनेलला डायइलेक्ट्रिकसोबतच्या थेट विद्युत परस्परसंवादापासून वाचवतो, ज्यामुळे पूर्वीच्या प्रयत्नांमध्ये अडथळा ठरणाऱ्या दोषांची निर्मिती रोखली जाते.

या स्टॅकने गळती प्रवाह (leakage currents) अत्यंत कमी पातळीवर ठेवत आणि सिग्नल प्रतिसादाला विरूपित करणारा 'हिस्टेरेसिस' (hysteresis) हा विलंब काढून टाकत, साधारणपणे एक नॅनोमीटरची 'इक्विव्हॅलंट ऑक्साइड थिकनेस' (equivalent oxide thickness) प्राप्त केली. थोडक्यात सांगायचे तर, संपूर्ण व्होल्टेज श्रेणीमध्ये ट्रान्झिस्टरने अंदाज लावण्यायोग्य (predictably) वर्तन केले.

प्रयोगशाळेतील फ्लेक्सपासून वेफर-स्केलच्या आश्वासनापर्यंत

या कार्याचे वैशिष्ट्य म्हणजे MoS₂ थर वाढवण्यासाठी CVD चा वापर करणे. मोठ्या सबस्ट्रेट्सवर एकसमान फिल्म्स जमा करण्यासाठी CVD हे एक मुख्य तंत्र आहे, ज्याचा वापर आजच्या सिलिकॉन फॅब्समध्ये केला जातो. CVD द्वारे वाढवलेल्या मटेरियलवर अणू इंटरफेस (atomic interface) प्रदर्शित करणे हे दर्शवते की, हे तंत्र सैद्धांतिकदृष्ट्या केवळ स्वतंत्र चिप्सपुरते मर्यादित न राहता पूर्ण वेफर्सपर्यंत विस्तारले जाऊ शकते.

संशोधकांनी मानक एपिटॅक्सियल ग्रोथ (epitaxial growth) आणि ऑक्सिडेशनच्या पायऱ्यांचा देखील वापर केला जे सध्याच्या फॅब टूलकिट्समध्ये बसतात. यासाठी एखाद्या आघाडीच्या फाऊंड्रीकडे आधीपासून उपलब्ध असलेल्या उपकरणांव्यतिरिक्त कोणत्याही दुर्मिळ उपकरणांची किंवा अल्ट्रा-हाय-व्हॅक्यूम चेंबरची आवश्यकता नाही. ही सुसंगतता TSMC सारख्या फाऊंड्रीसाठी ही पद्धत त्यांच्या उत्पादन ओळींमध्ये (production lines) समाविष्ट करणे सोपे करते.

तैवानच्या पलीकडे हे महत्त्वपूर्ण का आहे

हे यश भविष्यासाठी सज्ज सेमीकंडक्टर इकोसिस्टम तयार करणाऱ्या कोणत्याही राष्ट्राला स्पष्ट संकेत देते. भारतासारख्या देशांसाठी, जे देशांतर्गत सेमीकंडक्टर मिशनमध्ये मोठ्या प्रमाणावर गुंतवणूक करत आहेत, हे कार्य एक नवीन बेंचमार्क ठरवते: यश केवळ सिलिकॉन नोड्सच्या स्केलिंगवर अवलंबून न राहता, अणू पातळीवरील इंटरफेस इंजिनीअरिंगमध्ये प्रभुत्व मिळवण्यावर अधिकाधिक अवलंबून असेल.

  • तंत्रज्ञान संरेखन (Technology alignment) – जे आर अँड डी (R&D) कार्यक्रम इंटरफेसची गुणवत्ता सुधारण्याकडे लक्ष न देता केवळ बल्क मटेरियलमधील सुधारणांच्या मागे लागतात, त्यांना मागे पडण्याचा धोका आहे.
  • पुरवठा साखळीची प्रासंगिकता (Supply-chain relevance) – ही प्रक्रिया ॲल्युमिनियम, हाफनियम आणि मानक ऑक्सिडेशन पायऱ्यांवर अवलंबून आहे, ज्यामुळे तैवानचा 'डीप-टेक' फायदा अधिक मजबूत होतो आणि त्याच वेळी विविध मटेरियल स्त्रोतांच्या गरजेवरही प्रकाश पडतो.