台湾の国立陽明交通大学（NYCU）とTSMCの企業研究チームの研究者たちは、次世代トランジスタにおける主要なボトルネックを解消する、厚さ0.42nmの界面を構築しました。

MoS2トランジスタのジレンマの解決

10年以上にわたり、業界は原子レベルで薄い二硫化モリブデン（MoS2）をシリコンの後継候補として注目してきました。その薄さは、より小型で高速、かつエネルギー効率の高いトランジスタを実現することを約束します。しかし、「ゲート絶縁膜（gate dielectric）」の問題がその進歩を阻んできました。絶縁層が薄くなると、半導体との境界が不安定になり、欠陥や隙間、電気的な乱れが生じて性能を著しく低下させます。研究者たちは通常、新しい絶縁材を探し求めますが、NYCUとTSMCのチームは、境界そのものを再設計するという手法を取りました。

0.42ナノメートルの革新

Nature Electronics誌に掲載された論文の中で、チームは原子レベルの遷移を滑らかにする積層プロセスについて説明しています。彼らは単層のMoS2ウェハーから開始し、エピタキシャルアルミニウム膜を堆積させ、その場で酸化させることで、厚さわずか0.42nmの酸化アルミニウムバッファを作成しました。このバッファには2つの役割があります。一つは、高κ（ハイκ）ハフニウム酸化物ゲート絶縁膜が均一に成長するための滑らかな土台を提供すること。もう一つは、不要な電気的相互作用から半導体を保護することです。その結果得られたトランジスタは、約1ナノメートルの等価酸化膜厚（EOT）、低い漏れ電流、そしてヒステリシスがほとんどない特性を示し、デバイスは信号に対して予測可能な応答を返します。

ウェハスケール製造への移行

極めて重要な点は、研究者たちが広範囲のコーティングにおける業界標準手法である化学気相成長法（CVD）を用いて、単層MoS2を成長させたことです。CVD成長材料上で原子界面を実証したことは、二次元（2D）エレクトロニクスを現実的なウェハスケールの生産へと押し進めるものです。「新しい材料を探す」ことから「界面を設計する」ことへの転換は、将来のマイクロチップの設計パラダイムを覆します。

インドにとっての意味

この画期的な成果は、インドの半導体ミッションと戦略的自律性にとって大きな意味を持ちます。

  • 技術的なベンチマーキング: インドのインド半導体ミッション（ISM）は、シリコンからMoS2のような2D材料への移行を注視する必要があります。研究開発を界面中心のエンジニアリングに合わせることで、インドの研究室が遅れをとるのを防ぐことができます。
  • サプライチェーンと戦略的依存: ハイエンド半導体における台湾の優位性はさらに深まっています。インドには、組み立てとテスト（OSAT）能力以上のものが必要です。次世代の材料科学で競争できるディープテック研究を育成しなければなりません。
  • デジタルインフラの将来への備え: インドがAIやハイパフォーマンス・コンピューティングを拡大するにつれ、エネルギー効率の高いチップへの需要は急増します。MoS2トランジスタの進歩を監視することは、インドがハードウェアのニーズを計画し、ポストシリコン時代におけるデジタル主権を守る助けとなります。

TSMCと国立陽明交通大学は、MoS₂トランジスタにおけるゲート絶縁膜のボトルネックを解消する0.42nmの原子スケールの界面を設計しました。これは、二次元（2D）チップをウェハスケールの生産へと導く一歩となります。この突破口が重要である理由は、原子レベルで薄い材料が、速度、サイズ、電力効率においてシリコンと競合することを阻んでいた最後の大きな障害を取り除いたからです。

2Dチップの進展を阻んでいたゲート絶縁膜の問題

10年以上にわたり、単一原子の厚さを持つ半導体であるMoS₂は、シリコンの後継として喧伝されてきました。その薄さは、より高速なスイッチングと低い漏れ電流を約束します。しかし、メーカーがトランジスタを制御する絶縁性の「ゲート絶縁膜」を縮小しようとしたとき、その約束は消え去りました。その層が薄くなるにつれ、MoS₂結晶との境界に欠陥が充満し、電気的な乱れや予測不可能な挙動が生じたのです。業界は新しい絶縁材を追い求めましたが、原子レベルの薄いチャネル上に、クリーンで均一な界面を形成できるものは存在しませんでした。

遷移を滑らかにする原子バッファ

チームは手法を逆転させました。より優れた絶縁材を探すのではなく、界面を再設計したのです。CVD成長させた単層のMoS₂から開始し、エピタキシャルアルミニウム膜を堆積させてその場で酸化させることで、0.42nmの酸化アルミニウムバッファを生成しました。この超薄層には2つの役割があります。第一に、高κハフニウム酸化物ゲート絶縁膜が均一に成長するための、滑らかで化学的に適合した表面を作り出すこと。第二に、MoS₂チャネルを絶縁膜との直接的な電気的相互作用から保護し、これまでの試みを悩ませてきた欠陥の形成を抑制することです。

この積層構造は、漏れ電流を低水準に抑えつつ、信号応答を歪ませる遅延であるヒステリシスを排除しながら、約1ナノメートルの等価酸化膜厚（EOT）を達成しました。端的に言えば、このトランジスタは全電圧範囲にわたって予測可能な動作を示しました。

研究室レベルのフレークからウェハスケールの実現へ

この研究の特筆すべき点は、MoS₂層の成長にCVD（化学気相成長法）を用いていることです。CVDは、今日のシリコン・ファブで使用されているものと同じ、大面積の基板上に均一な膜を堆積させるための主力技術です。CVDで成長させた材料上で原子界面を実証したことは、このプロセスが原理的に、単体のチップを超えてウェハ全体へとスケールアップできることを示しています。

研究者らはまた、既存のファブの設備に適合する標準的なエピタキシャル成長および酸化工程を採用しました。主要なファウンドリがすでに運用しているもの以外の、特殊な装置や超高真空チャンバーは必要ありません。この互換性により、TSMCのようなファウンドリがこの手法を生産ラインに組み込む際の障壁が低くなります。

この突破口が台湾以外にとっても重要である理由

この成果は、将来を見据えた半導体エコシステムの構築を目指すすべての国に対して、明確なシグナルを送るものです。国内の半導体ミッションに多額の投資を行っているインドのような国にとって、この研究は新たなベンチマークを定義しています。つまり、成功の鍵は単なるシリコンノードのスケーリングだけでなく、原子レベルでの界面工学の習得にますます依存していくことになるのです。

  • 技術の方向性 – 界面の品質に対処することなく、バルク材料の改善のみを追い求め続ける研究開発プログラムは、後れを取るリスクがあります。
  • サプライチェーンへの関連性 – このプロセスはアルミニウム、ハフニウム、および標準的な酸化工程に依存しており、台湾のディープテックにおける優位性を強化すると同時に、材料源を多様化する必要性を浮き彫りにしています。