นักวิจัยจาก National Yang Ming Chiao Tung University (NYCU) ของไต้หวัน และ TSMC Corporate Research ได้สร้างอินเทอร์เฟซ (interface) ที่มีความหนาเพียง 0.42 นาโนเมตร ซึ่งช่วยขจัดอุปสรรคสำคัญในทรานซิสเตอร์ยุคถัดไป

การแก้ปัญหาความยุ่งยากของทรานซิสเตอร์ MoS2

เป็นเวลากว่าทศวรรษที่อุตสาหกรรมต่างจับตามอง Molybdenum Disulfide (MoS2) ที่มีความบางระดับอะตอมในฐานะผู้สืบทอดต่อจากซิลิคอน ความบางของมันให้คำมั่นสัญญาถึงทรานซิสเตอร์ที่เล็กลง เร็วขึ้น และประหยัดพลังงานมากขึ้น อย่างไรก็ตาม ปัญหาเรื่อง "gate dielectric" (ฉนวนเกต) ได้ขัดขวางความก้าวหน้า เมื่อชั้นฉนวนบางลง ขอบเขตที่ติดกับสารกึ่งตัวนำจะขาดความเสถียร ทำให้เกิดข้อบกพร่อง ช่องว่าง และความไม่เป็นระเบียบทางไฟฟ้าที่บั่นทอนประสิทธิภาพ โดยปกติแล้วนักวิจัยมักจะมองหาฉนวนชนิดใหม่ แต่ทีม NYCU-TSMC กลับเลือกที่จะปรับปรุงโครงสร้างของขอบเขตนั้นใหม่แทน

นวัตกรรมขนาด 0.42 นาโนเมตร

ในบทความวิจัยจาก Nature Electronics ทีมวิจัยได้อธิบายถึงกระบวนการวางชั้นวัสดุที่ช่วยให้การเปลี่ยนผ่านในระดับอะตอมมีความราบรื่น พวกเขาเริ่มต้นด้วยแผ่นเวเฟอร์ MoS2 แบบชั้นเดียว (monolayer) จากนั้นเคลือบฟิล์มอะลูมิเนียมแบบ epitaxial และทำการออกซิไดซ์ในที่นั้น เพื่อสร้างชั้นบัฟเฟอร์อะลูมิเนียมออกไซด์ที่มีความหนาเพียง 0.42 นาโนเมตร ชั้นบัฟเฟอร์นี้ทำหน้าที่สองอย่าง คือ เป็นฐานที่ราบรื่นเพื่อให้ gate dielectric ชนิด hafnium-oxide ที่มีค่า κ สูง เติบโตได้อย่างสม่ำเสมอ และช่วยปกป้องสารกึ่งตัวนำจากการปฏิสัมพันธ์ทางไฟฟ้าที่ไม่ต้องการ ทรานซิสเตอร์ที่ได้มีความหนาของออกไซด์เทียบเท่า (equivalent oxide thickness) ประมาณหนึ่งนาโนเมตร มีกระแสรั่วไหลต่ำ และแทบไม่มีปรากฏการณ์ฮิสเทอรีซิส (hysteresis) ทำให้ตัวอุปกรณ์ตอบสนองต่อสัญญาณได้อย่างแม่นยำและคาดการณ์ได้

มุ่งสู่การผลิตในระดับเวเฟอร์ (Wafer-Scale Manufacturing)

สิ่งสำคัญคือ นักวิจัยได้ปลูกชั้น MoS2 แบบชั้นเดียวด้วยวิธี Chemical Vapour Deposition (CVD) ซึ่งเป็นวิธีการมาตรฐานในอุตสาหกรรมสำหรับการเคลือบพื้นที่ขนาดใหญ่ การสาธิตอินเทอร์เฟซระดับอะตอมบนวัสดุที่ปลูกด้วยวิธี CVD ช่วยผลักดันอิเล็กทรอนิกส์แบบสองมิติ (2D) ไปสู่การผลิตในระดับเวเฟอร์ที่ใช้งานได้จริง การเปลี่ยนผ่านจากการ "ค้นหาวัสดุใหม่" ไปสู่การ "วิศวกรรมอินเทอร์เฟซ" ถือเป็นการพลิกกระบวนทัศน์การออกแบบไมโครชิปในอนาคต

ความหมายต่อประเทศอินเดีย

ความสำเร็จครั้งนี้มีความสำคัญอย่างยิ่งต่อภารกิจด้านเซมิคอนดักเตอร์และความเป็นอิสระทางยุทธศาสตร์ของอินเดีย

  • การเปรียบเทียบมาตรฐานทางเทคโนโลยี: India Semiconductor Mission (ISM) ของอินเดียต้องติดตามการเปลี่ยนผ่านจากซิลิคอนไปสู่วัสดุ 2D เช่น MoS2 การปรับการวิจัยและพัฒนา (R&D) ให้สอดคล้องกับการวิศวกรรมที่เน้นอินเทอร์เฟซจะช่วยให้ห้องปฏิบัติการของอินเดียไม่ล้าหลัง
  • ห่วงโซ่อุปทานและความพึ่งพาทางยุทธศาสตร์: ความโดดเด่นของไต้หวันในด้านเซมิคอนดักเตอร์ระดับไฮเอนด์จะยิ่งเพิ่มมากขึ้น อินเดียต้องการมากกว่าแค่ความสามารถในการประกอบและทดสอบ (OSAT) แต่ต้องบ่มเพาะการวิจัยเทคโนโลยีเชิงลึก (deep-tech) ที่สามารถแข่งขันได้ในด้านวัสดุศาสตร์ยุคถัดไป
  • การเตรียมความพร้อมโครงสร้างพื้นฐานดิจิทัลในอนาคต: เมื่ออินเดียขยายตัวด้าน AI และการประมวลผลสมรรถนะสูง ความต้องการชิปที่ประหยัดพลังงานจะพุ่งสูงขึ้น การติดตามความก้าวหน้าของทรานซิสเตอร์ MoS2 จะช่วยให้อินเดียวางแผนความต้องการด้านฮาร์ดแวร์และปกป้องอธิปไตยทางดิจิทัลในยุคหลังซิลิคอนได้

TSMC และ National Yang-Ming Chiao-Tung University ได้วิศวกรรมอินเทอร์เฟซระดับอะตอมขนาด 0.42 นาโนเมตร ซึ่งช่วยขจัดอุปสรรคด้าน gate-dielectric ในทรานซิสเตอร์ MoS₂ ซึ่งเป็นขั้นตอนที่อาจนำชิปแบบสองมิติ (2D) ไปสู่การผลิตในระดับเวเฟอร์ ความสำเร็จนี้มีความสำคัญเนื่องจากเป็นการขจัดอุปสรรคสำคัญประการสุดท้ายที่ขัดขวางไม่ให้วัสดุที่มีความบางระดับอะตอมสามารถแข่งขันกับซิลิคอนได้ในด้านความเร็ว ขนาด และประสิทธิภาพการใช้พลังงาน

ปัญหา gate-dielectric ที่ทำให้ชิป 2D หยุดชะงัก

เป็นเวลากว่าทศวรรษที่ MoS₂ ซึ่งเป็นสารกึ่งตัวนำที่มีความหนาเพียงอะตอมเดียว ได้รับการยกย่องว่าเป็นผู้สืบทอดต่อจากซิลิคอน ความบางของมันให้คำมั่นสัญญาถึงการสลับสัญญาณที่เร็วขึ้นและการรั่วไหลที่ต่ำลง แต่คำมั่นสัญญานั้นกลับเลือนหายไปเมื่อผู้ผลิตพยายามลดขนาด "gate dielectric" ซึ่งเป็นฉนวนที่ควบคุมทรานซิสเตอร์ เมื่อชั้นนั้นบางลง ขอบเขตที่ติดกับผลึก MoS₂ ก็เต็มไปด้วยข้อบกพร่อง ทำให้เกิดความไม่เป็นระเบียบทางไฟฟ้าและพฤติกรรมที่คาดเดาไม่ได้ อุตสาหกรรมพยายามแสวงหาฉนวนชนิดใหม่ แต่ก็ไม่มีชนิดใดที่สามารถสร้างอินเทอร์เฟซที่สะอาดและสม่ำเสมอบนช่องทาง (channel) ที่บางระดับอะตอมได้

บัฟเฟอร์ระดับอะตอมที่ช่วยให้การเปลี่ยนผ่านราบรื่น

ทีมวิจัยได้เปลี่ยนแนวทางใหม่ แทนที่จะตามหาฉนวนที่ดีกว่า พวกเขาเลือกที่จะปรับปรุงอินเทอร์เฟซใหม่ โดยเริ่มจากการใช้ MoS₂ แบบชั้นเดียวที่ปลูกด้วยวิธี CVD จากนั้นเคลือบฟิล์มอะลูมิเนียมแบบ epitaxial และทำการออกซิไดซ์ในที่นั้น จนได้ชั้นบัฟเฟอร์อะลูมิเนียมออกไซด์ขนาด 0.42 นาโนเมตร ชั้นที่บางเป็นพิเศษนี้ทำหน้าที่สองอย่าง ประการแรก คือการสร้างพื้นผิวที่ราบรื่นและมีความเข้ากันได้ทางเคมี เพื่อให้ gate dielectric ชนิด hafnium-oxide ที่มีค่า κ สูง เติบโตได้อย่างสม่ำเสมอ ประการที่สอง คือการปกป้องช่องทาง MoS₂ จากการปฏิสัมพันธ์ทางไฟฟ้าโดยตรงกับ dielectric ซึ่งช่วยยับยั้งการเกิดข้อบกพร่องที่เคยเป็นปัญหาในการทดลองครั้งก่อนๆ

โครงสร้างนี้สามารถทำความหนาออกไซด์เทียบเท่า (equivalent oxide thickness) ได้ที่ประมาณหนึ่งนาโนเมตร ในขณะที่ยังคงรักษาค่ากระแสรั่วไหลให้อยู่ในระดับต่ำสุด และกำจัดอาการฮิสเทอรีซิส (hysteresis) ซึ่งเป็นความล่าช้าที่ทำให้การตอบสนองของสัญญาณผิดเพี้ยนไป กล่าวโดยสรุปคือ ทรานซิสเตอร์ทำงานได้อย่างคาดการณ์ได้ตลอดช่วงแรงดันไฟฟ้าทั้งหมด

จากแผ่นวัสดุในห้องปฏิบัติการสู่ความหวังในระดับแผ่นเวเฟอร์

สิ่งที่ทำให้งานวิจัยนี้โดดเด่นคือการใช้ CVD ในการปลูกชั้น MoS₂ โดย CVD เป็นเทคนิคหลักในการเคลือบฟิล์มที่มีความสม่ำเสมอลงบนฐานรองขนาดใหญ่ ซึ่งเป็นวิธีเดียวกับที่ใช้ในโรงงานผลิตซิลิคอน (silicon fabs) ในปัจจุบัน การสาธิตอินเทอร์เฟซระดับอะตอมบนวัสดุที่ปลูกด้วยวิธี CVD แสดงให้เห็นว่า ในทางหลักการแล้ว กระบวนการนี้สามารถขยายขนาดจากการผลิตชิปแบบแยกส่วนไปสู่การผลิตในระดับแผ่นเวเฟอร์เต็มรูปแบบได้

นักวิจัยยังได้ใช้ขั้นตอนการเติบโตแบบเอพิแทกเชียล (epitaxial growth) และขั้นตอนออกซิเดชันมาตรฐาน ซึ่งสอดคล้องกับชุดเครื่องมือที่มีอยู่ในโรงงานผลิตปัจจุบัน โดยไม่จำเป็นต้องใช้อุปกรณ์พิเศษหรือห้องสุญญากาศสูงพิเศษ (ultra-high-vacuum chambers) นอกเหนือจากที่โรงงานผลิตชั้นนำมีอยู่แล้ว ความเข้ากันได้นี้ช่วยลดอุปสรรคสำหรับโรงงานผลิตอย่าง TSMC ในการนำวิธีการนี้ไปรวมเข้ากับสายการผลิตของตน

ทำไมการค้นพบครั้งสำคัญนี้จึงมีความสำคัญมากกว่าแค่ในไต้หวัน

ความสำเร็จนี้ส่งสัญญาณที่ชัดเจนไปยังทุกประเทศที่กำลังสร้างระบบนิเวศเซมิคอนดักเตอร์ที่รองรับอนาคต สำหรับประเทศอย่างอินเดียซึ่งกำลังลงทุนอย่างหนักในภารกิจเซมิคอนดักเตอร์ภายในประเทศ งานวิจัยนี้ได้กำหนดเกณฑ์มาตรฐานใหม่ นั่นคือ ความสำเร็จจะขึ้นอยู่กับการเชี่ยวชาญด้านวิศวกรรมอินเทอร์เฟซในระดับอะตอมมากขึ้นเรื่อยๆ ไม่ใช่เพียงแค่การย่อขนาดโหนดซิลิคอนเท่านั้น

  • ความสอดคล้องทางเทคโนโลยี – โปรแกรมวิจัยและพัฒนา (R&D) ที่มุ่งเน้นแต่การปรับปรุงวัสดุแบบก้อน (bulk material) โดยไม่จัดการกับคุณภาพของอินเทอร์เฟซ มีความเสี่ยงที่จะล้าหลัง
  • ความเกี่ยวข้องกับห่วงโซ่อุปทาน – กระบวนการนี้พึ่งพาอะลูมิเนียม ฮาฟเนียม และขั้นตอนออกซิเดชันมาตรฐาน ซึ่งช่วยเสริมความได้เปรียบด้านเทคโนโลยีขั้นสูง (deep-tech) ของไต้หวัน ในขณะเดียวกันก็เน้นย้ำถึงความจำเป็นในการจัดหาแหล่งวัสดุที่หลากหลาย