Researchers from Taiwan’s National Yang Ming Chiao Tung University (NYCU) and TSMC Corporate Research have built a 0.42 nm thick interface that removes a key bottleneck in next-generation transistors.

Solving the MoS2 Transistor Dilemma

For over a decade the industry has eyed atomically thin Molybdenum Disulfide (MoS2) as silicon’s successor. Its thinness promises smaller, faster, more energy-efficient transistors. Yet the "gate dielectric" problem has held back progress. When the insulating layer thins, the boundary with the semiconductor destabilises, spawning defects, gaps and electrical disorder that cripple performance. Researchers usually hunt for new insulators; the NYCU-TSMC team instead re-engineered the boundary itself.

The 0.42-Nanometre Innovation

In a Nature Electronics paper the team describes a layering process that smooths the atomic transition. They started with a monolayer MoS2 wafer, deposited an epitaxial aluminium film and oxidised it in place, creating an aluminium-oxide buffer only 0.42 nm thick. The buffer does two things: it provides a smooth foundation for a high-κ hafnium-oxide gate dielectric to grow uniformly, and it shields the semiconductor from unwanted electrical interactions. The resulting transistors show an equivalent oxide thickness of about one nanometre, low leakage current and almost no hysteresis, so the device responds predictably to signals.

Moving Toward Wafer-Scale Manufacturing

Crucially, the researchers grew the monolayer MoS2 with Chemical Vapour Deposition (CVD), the industry-standard method for coating large areas. Demonstrating the atomic interface on CVD-grown material pushes two-dimensional (2D) electronics toward real-world, wafer-scale production. The shift from "finding new materials" to "engineering interfaces" flips the design paradigm for future microchips.

What It Means for India

The breakthrough carries weight for India’s semiconductor mission and strategic autonomy.

  • Technological Benchmarking: India’s India Semiconductor Mission (ISM) must track the move from silicon to 2D materials like MoS2. Aligning R&D with interface-centric engineering will keep Indian labs from falling behind.
  • Supply Chain and Strategic Dependency: Taiwan’s dominance in high-end semiconductors deepens. India needs more than assembly and testing (OSAT) capabilities; it must nurture deep-tech research that can compete in next-generation material science.
  • Future-Proofing Digital Infrastructure: As India expands AI and high-performance computing, demand for energy-efficient chips will surge. Monitoring MoS2 transistor advances helps India plan hardware needs and protect digital sovereignty in a post-silicon era.

TSMC and National Yang-Ming Chiao-Tung University have engineered a 0.42 nm atomic-scale interface that eliminates the gate-dielectric bottleneck in MoS₂ transistors, a step that could bring two-dimensional (2D) chips to wafer-scale production. The breakthrough matters because it clears the last major hurdle preventing atomically thin materials from competing with silicon in speed, size and power efficiency.

The gate-dielectric problem that stalled 2D chips

For more than a decade MoS₂—a single-atom-thick semiconductor—has been touted as silicon’s successor. Its thinness promises faster switching and lower leakage. The promise vanished when manufacturers tried to shrink the insulating “gate dielectric” that controls the transistor. As that layer thinned, the boundary with the MoS₂ crystal filled with defects, creating electrical disorder and unpredictable behavior. Industry chased new insulators, but none formed a clean, uniform interface on an atom-thin channel.

An atomic buffer that smooths the transition

The team flipped the script: instead of hunting a better insulator, they re-engineered the interface. Starting with a CVD-grown monolayer of MoS₂, they deposited an epitaxial aluminium film and oxidised it in place, producing a 0.42 nm aluminium-oxide buffer. This ultra-thin layer does two things. First, it creates a smooth, chemically compatible surface for a high-κ hafnium-oxide gate dielectric to grow evenly. Second, it shields the MoS₂ channel from direct electrical interaction with the dielectric, suppressing defect formation that plagued earlier attempts.

இந்த அடுக்கு, கசிவு மின்னோட்டங்களை மிகக் குறைந்த அளவில் வைத்திருந்ததோடு, சிக்னல் பதிலைத் சிதைக்கும் 'ஹிஸ்டெரிசிஸ்' (hysteresis) எனப்படும் தாமதத்தையும் நீக்கி, தோராயமாக ஒரு நானோமீட்டர் அளவிலான சமமான ஆக்சைடு தடிமனை (equivalent oxide thickness) அடைந்தது. சுருக்கமாகச் சொன்னால், இந்த டிரான்சிஸ்டர் முழு மின்னழுத்த வரம்பிலும் கணிக்கக்கூடிய வகையில் செயல்பட்டது.

ஆய்வகத் துகள்கள் முதல் வேஃபர்-அளவிலான வாக்குறுதி வரை

இந்த ஆய்வின் சிறப்பம்சமே MoS₂ அடுக்கை வளர்க்க CVD முறையைப் பயன்படுத்தியதுதான். பெரிய அடிதளங்களின் மீது சீரான படலங்களை உருவாக்குவதற்கு CVD ஒரு முக்கியமான தொழில்நுட்பமாகும்; இதுவே இன்றைய சிலிக்கான் உற்பத்தி நிலையங்களிலும் (fabs) பயன்படுத்தப்படும் முறையாகும். CVD முறையில் வளர்க்கப்பட்ட பொருளின் அணுக்கட்டமைப்பு இடைமுகத்தை (atomic interface) நிரூபிப்பதன் மூலம், இந்த செயல்முறையை தனித்த சிப்களில் இருந்து முழு வேஃபர்களாகவும் கோட்பாட்டு ரீதியாக விரிவுபடுத்த முடியும் என்பது தெரியவருகிறது.

ஆராய்ச்சியாளர்கள் தற்போதுள்ள உற்பத்தி கருவிகளிலேயே (fab toolkits) பயன்படுத்தக்கூடிய தரமான எபிடாக்டல் வளர்ச்சி (epitaxial growth) மற்றும் ஆக்சிஜனேற்ற முறைகளையும் பயன்படுத்தியுள்ளனர். ஒரு முன்னணி உற்பத்தி நிறுவனத்திடம் (foundry) ஏற்கனவே உள்ள உபகரணங்களைத் தாண்டி, வேறு ஏதேனும் அரிதான கருவிகளோ அல்லது அதி-உயர் வெற்றிட அறைகளோ (ultra-high-vacuum chambers) இதற்குத் தேவையில்லை. இந்த இணக்கத்தன்மை, TSMC போன்ற ஒரு உற்பத்தி நிறுவனம் இந்த முறையைத் தனது உற்பத்தி வரிகளில் ஒருங்கிணைப்பதற்கான தடைகளைக் குறைக்கிறது.

தைவானைத் தாண்டி இந்த முன்னேற்றம் ஏன் முக்கியமானது

இந்தச் சாதனை, எதிர்காலத்திற்குத் தயாரான குறைக்கடத்தி சுற்றுச்சூழல் அமைப்பை (semiconductor ecosystem) உருவாக்கி வரும் எந்தவொரு நாட்டிற்கும் ஒரு தெளிவான செய்தியைத் தருகிறது. உள்நாட்டு குறைக்கடத்தித் திட்டத்திற்காக அதிக முதலீடு செய்து வரும் இந்தியா போன்ற நாடுகளுக்கு, இந்த ஆய்வு ஒரு புதிய அளவுகோலை வகுக்கிறது: வெற்றி என்பது வெறும் சிலிக்கான் நோடுகளை (silicon nodes) விரிவுபடுத்துவதில் மட்டுமல்லாமல், அணு அளவில் இடைமுகப் பொறியியலில் (interface engineering) தேர்ச்சி பெறுவதில்தான் பெருகிய முறையில் தங்கியிருக்கும்.

  • தொழில்நுட்பத் தொடர்பு (Technology alignment) – இடைமுகத் தரத்தை (interface quality) கவனித்துக்கொள்ளாமல், வெறும் மூலப்பொருள் மேம்பாடுகளை (bulk material improvements) மட்டுமே துரத்தும் ஆராய்ச்சி மற்றும் மேம்பாட்டு (R&D) திட்டங்கள் பின்தங்கும் அபாயத்தைக் கொண்டுள்ளன.
  • விநியோகச் சங்கிலித் தொடர்பு (Supply-chain relevance) – இந்தச் செயல்முறை அலுமினியம், ஹாஃப்னியம் மற்றும் தரமான ஆக்சிஜனேற்ற முறைகளைச் சார்ந்துள்ளது; இது தைவானின் ஆழமான தொழில்நுட்ப (deep-tech) நன்மையைப் பலப்படுத்துவதோடு, பல்வேறு வகையான மூலப்பொருள் ஆதாரங்களின் அவசியத்தையும் எடுத்துக்காட்டுகிறது.