ताइवान की नेशनल यांग मिंग चियाओ तुंग यूनिवर्सिटी (NYCU) और TSMC कॉर्पोरेट रिसर्च के शोधकर्ताओं ने 0.42 nm मोटा एक इंटरफ़ेस बनाया है जो अगली पीढ़ी के ट्रांजिस्टर में एक प्रमुख बाधा (bottleneck) को दूर करता है।

MoS2 ट्रांजिस्टर की दुविधा का समाधान

एक दशक से अधिक समय से उद्योग परमाणु स्तर पर पतले (atomically thin) मोलिब्डेनम डाइसल्फाइड (MoS2) को सिलिकॉन के उत्तराधिकारी के रूप में देख रहा है। इसकी पतलापन छोटे, तेज़ और अधिक ऊर्जा-कुशल ट्रांजिस्टर का वादा करता है। फिर भी, "गेट डाइइलेक्ट्रिक" (gate dielectric) की समस्या ने प्रगति को रोक रखा है। जब इंसुलेटिंग परत पतली होती है, तो सेमीकंडक्टर के साथ इसकी सीमा अस्थिर हो जाती है, जिससे दोष (defects), अंतराल और विद्युत अव्यवस्था पैदा होती है जो प्रदर्शन को खराब कर देती है। शोधकर्ता आमतौर पर नए इंसुलेटर की तलाश करते हैं; इसके बजाय NYCU-TSMC टीम ने स्वयं सीमा (boundary) को ही पुनर्गठित (re-engineered) किया।

0.42-नैनोमीटर का नवाचार

Nature Electronics के एक शोध पत्र में, टीम ने एक लेयरिंग प्रक्रिया का वर्णन किया है जो परमाणु संक्रमण (atomic transition) को सुगम बनाती है। उन्होंने एक मोनोलेयर MoS2 वेफर से शुरुआत की, एक एपिटैक्सियल एल्युमीनियम फिल्म जमा की और उसे यथास्थान ऑक्सीकृत किया, जिससे केवल 0.42 nm मोटा एल्युमीनियम-ऑक्साइड बफर तैयार हुआ। यह बफर दो काम करता है: यह हाई-κ हाफनियम-ऑक्साइड गेट डाइइलेक्ट्रिक को समान रूप से बढ़ने के लिए एक चिकना आधार प्रदान करता है, और यह सेमीकंडक्टर को अवांछित विद्युत अंतःक्रियाओं (electrical interactions) से बचाता है। इसके परिणामस्वरूप बने ट्रांजिस्टर लगभग एक नैनोमीटर की समकक्ष ऑक्साइड मोटाई, कम लीकेज करंट और लगभग शून्य हिस्टेरेसिस (hysteresis) दिखाते हैं, जिससे डिवाइस संकेतों पर अनुमानित रूप से प्रतिक्रिया करता है।

वेफर-स्केल मैन्युफैक्चरिंग की ओर कदम

महत्वपूर्ण रूप से, शोधकर्ताओं ने केमिकल वेपर डिपोजिशन (CVD) के साथ मोनोलेयर MoS2 विकसित किया, जो बड़े क्षेत्रों को कोट करने की उद्योग-मानक विधि है। CVD-विकसित सामग्री पर परमाणु इंटरफ़ेस का प्रदर्शन टू-डायमेंशनल (2D) इलेक्ट्रॉनिक्स को वास्तविक दुनिया के वेफर-स्केल उत्पादन की ओर ले जाता है। "नए पदार्थों को खोजने" से "इंटरफ़ेस इंजीनियरिंग" की ओर यह बदलाव भविष्य के माइक्रोचिप्स के लिए डिज़ाइन प्रतिमान (design paradigm) को बदल देता है।

भारत के लिए इसका क्या अर्थ है

यह सफलता भारत के सेमीकंडक्टर मिशन और रणनीतिक स्वायत्तता के लिए महत्वपूर्ण है।

  • तकनीकी बेंचमार्किंग: भारत के इंडिया सेमीकंडक्टर मिशन (ISM) को सिलिकॉन से MoS2 जैसे 2D पदार्थों की ओर बढ़ते बदलाव पर नज़र रखनी चाहिए। R&D को इंटरफ़ेस-केंद्रित इंजीनियरिंग के साथ जोड़ना भारतीय प्रयोगशालाओं को पीछे रहने से बचाएगा।
  • सप्लाई चेन और रणनीतिक निर्भरता: हाई-एंड सेमीकंडक्टर में ताइवान का प्रभुत्व और गहरा होता जा रहा है। भारत को असेंबली और टेस्टिंग (OSAT) क्षमताओं से कहीं अधिक की आवश्यकता है; इसे डीप-टेक अनुसंधान को बढ़ावा देना चाहिए जो अगली पीढ़ी के मटेरियल साइंस में प्रतिस्पर्धा कर सके।
  • डिजिटल इंफ्रास्ट्रक्चर को भविष्य के लिए तैयार करना: जैसे-जैसे भारत AI और हाई-परफॉर्मेंस कंप्यूटिंग का विस्तार करेगा, ऊर्जा-कुशल चिप्स की मांग बढ़ेगी। MoS2 ट्रांजिस्टर की प्रगति की निगरानी करने से भारत को हार्डवेयर जरूरतों की योजना बनाने और पोस्ट-सिलिकॉन युग में डिजिटल संप्रभुता की रक्षा करने में मदद मिलेगी।

TSMC और नेशनल यांग-मिंग चियाओ-तुंग यूनिवर्सिटी ने 0.42 nm के परमाणु-स्तर का इंटरफ़ेस तैयार किया है जो MoS₂ ट्रांजिस्टर में गेट-डाइइलेक्ट्रिक की बाधा को समाप्त करता है, यह एक ऐसा कदम है जो टू-डायमेंशनल (2D) चिप्स को वेफर-स्केल उत्पादन तक ला सकता है। यह सफलता इसलिए महत्वपूर्ण है क्योंकि यह उस अंतिम बड़ी बाधा को दूर करती है जो परमाणु स्तर पर पतले पदार्थों को गति, आकार और बिजली दक्षता में सिलिकॉन के साथ प्रतिस्पर्धा करने से रोक रही थी।

गेट-डाइइलेक्ट्रिक की समस्या जिसने 2D चिप्स को रोका

एक दशक से अधिक समय से MoS₂—एक एकल-परमाणु-मोटा सेमीकंडक्टर—को सिलिकॉन के उत्तराधिकारी के रूप में प्रचारित किया जा रहा है। इसकी पतलापन तेज़ स्विचिंग और कम लीकेज का वादा करता है। यह वादा तब विफल हो गया जब निर्माताओं ने उस इंसुलेटिंग "गेट डाइइलेक्ट्रिक" को छोटा करने की कोशिश की जो ट्रांजिस्टर को नियंत्रित करता है। जैसे-जैसे वह परत पतली हुई, MoS₂ क्रिस्टल के साथ इसकी सीमा दोषों से भर गई, जिससे विद्युत अव्यवस्था और अप्रत्याशित व्यवहार पैदा हुआ। उद्योग ने नए इंसुलेटर की तलाश की, लेकिन परमाणु स्तर पर पतले चैनल पर कोई भी साफ और समान इंटरफ़ेस नहीं बना सका।

एक परमाणु बफर जो संक्रमण को सुगम बनाता है

टीम ने दृष्टिकोण बदल दिया: एक बेहतर इंसुलेटर खोजने के बजाय, उन्होंने इंटरफ़ेस को ही पुनर्गठित किया। CVD-विकसित MoS₂ की मोनोलेयर से शुरुआत करते हुए, उन्होंने एक एपिटैक्सियल एल्युमीनियम फिल्म जमा की और उसे यथास्थान ऑक्सीकृत किया, जिससे 0.42 nm का एल्युमीनियम-ऑक्साइड बफर तैयार हुआ। यह अल्ट्रा-थिन परत दो काम करती है। पहला, यह हाई-κ हाफनियम-ऑक्साइड गेट डाइइलेक्ट्रिक को समान रूप से बढ़ने के लिए एक चिकनी, रासायनिक रूप से अनुकूल सतह बनाती है। दूसरा, यह MoS₂ चैनल को डाइइलेक्ट्रिक के साथ सीधे विद्युत संपर्क से बचाती है, जिससे दोषों के निर्माण को रोका जा सके जो पिछले प्रयासों में समस्या बन रहे थे।

इस स्टैक ने लीकेज करंट को न्यूनतम स्तर पर रखते हुए और हिस्टेरेसिस (वह लैग जो सिग्नल रिस्पॉन्स को विकृत करता है) को समाप्त करते हुए, लगभग एक नैनोमीटर की समतुल्य ऑक्साइड मोटाई (equivalent oxide thickness) प्राप्त की। संक्षेप में, ट्रांजिस्टर ने पूरे वोल्टेज रेंज में पूर्वानुमेय व्यवहार किया।

प्रयोगशाला के फ्लेक्स से वेफर-स्केल वादे तक

इस कार्य को जो चीज़ अलग बनाती है, वह है MoS₂ परत उगाने के लिए CVD का उपयोग। CVD बड़े सबस्ट्रेट्स पर समान फिल्में जमा करने के लिए एक प्रमुख तकनीक है, यही वही तरीका है जिसका उपयोग आज के सिलिकॉन फैब्स में किया जाता है। CVD-विकसित सामग्री पर परमाणु इंटरफ़ेस का प्रदर्शन यह दिखाता है कि सिद्धांत रूप में, यह प्रक्रिया अलग-थलग चिप्स से आगे बढ़कर पूर्ण वेफर्स तक स्केल कर सकती है।

शोधकर्ताओं ने मानक एपिटैक्सियल ग्रोथ और ऑक्सीकरण चरणों का भी उपयोग किया जो मौजूदा फैब टूलकिट के भीतर फिट बैठते हैं। किसी भी अग्रणी फाउंड्री द्वारा पहले से चलाए जा रहे उपकरणों के अलावा किसी अन्य दुर्लभ उपकरण या अल्ट्रा-हाई-वैक्यूम चैंबर की आवश्यकता नहीं है। यह अनुकूलता TSMC जैसी फाउंड्री के लिए इस पद्धति को अपनी प्रोडक्शन लाइनों में एकीकृत करने की बाधा को कम करती है।

ताइवान से परे यह महत्वपूर्ण उपलब्धि क्यों मायने रखती है

यह उपलब्धि भविष्य के अनुकूल सेमीकंडक्टर इकोसिस्टम बनाने वाले किसी भी राष्ट्र को एक स्पष्ट संकेत देती है। भारत जैसे देशों के लिए, जो एक घरेलू सेमीकंडक्टर मिशन में भारी निवेश कर रहे हैं, यह कार्य एक नया बेंचमार्क निर्धारित करता है: सफलता तेजी से केवल सिलिकॉन नोड्स को स्केल करने पर नहीं, बल्कि परमाणु स्तर पर इंटरफ़ेस इंजीनियरिंग में महारत हासिल करने पर निर्भर करेगी।

  • तकनीकी संरेखण (Technology alignment) – वे R&D कार्यक्रम जो इंटरफ़ेस गुणवत्ता को संबोधित किए बिना केवल बल्क मटेरियल सुधारों के पीछे भागते रहते हैं, उनके पिछड़ने का जोखिम है।
  • आपूर्ति श्रृंखला प्रासंगिकता (Supply-chain relevance) – यह प्रक्रिया एल्युमीनियम, हाफनियम और मानक ऑक्सीकरण चरणों पर निर्भर करती है, जो ताइवान के डीप-टेक लाभ को मजबूत करती है और साथ ही विविध सामग्री स्रोतों की आवश्यकता पर भी प्रकाश डालती है।