Ricercatori della National Yang Ming Chiao Tung University (NYCU) di Taiwan e della divisione TSMC Corporate Research hanno realizzato un'interfaccia spessa 0,42 nm che elimina un collo di bottiglia fondamentale nei transistor di prossima generazione.

Risolvere il dilemma del transistor MoS2

Per oltre un decennio, il settore ha puntato sul disolfuro di molibdeno (MoS2), sottile un solo atomo, come successore del silicio. Il suo spessore ridotto promette transistor più piccoli, veloci ed efficienti dal punto di vista energetico. Tuttavia, il problema del "dielettrico di gate" ha frenato i progressi. Quando lo strato isolante si assottiglia, il confine con il semiconduttore si destabilizza, generando difetti, lacune e disordine elettrico che compromettono le prestazioni. Di solito, i ricercatori cercano nuovi isolanti; il team NYCU-TSMC, invece, ha riprogettato l'interfaccia stessa.

L'innovazione da 0,42 nanometri

In un articolo su Nature Electronics, il team descrive un processo di stratificazione che leviga la transizione atomica. Sono partiti da un wafer di MoS2 monostrato, hanno depositato un film di alluminio epitassiale e lo hanno ossidato in situ, creando un buffer di ossido di alluminio spesso solo 0,42 nm. Il buffer svolge due funzioni: fornisce una base liscia per la crescita uniforme di un dielettrico di gate in ossido di afnio ad alta costante dielettrica (high-κ) e protegge il semiconduttore da indesiderate interazioni elettriche. I transistor risultanti mostrano uno spessore di ossido equivalente di circa un nanometro, una bassa corrente di dispersione e quasi nessuna isteresi, permettendo al dispositivo di rispondere in modo prevedibile ai segnali.

Verso la produzione su scala wafer

Fondamentalmente, i ricercatori hanno fatto crescere il MoS2 monostrato tramite Chemical Vapour Deposition (CVD), il metodo standard del settore per il rivestimento di ampie aree. Dimostrare l'interfaccia atomica su materiale cresciuto tramite CVD spinge l'elettronica bidimensionale (2D) verso una produzione reale su scala wafer. Il passaggio dal "trovare nuovi materiali" all' "ingegnerizzazione delle interfacce" ribalta il paradigma di progettazione per i futuri microchip.

Cosa significa per l'India

Questa svolta ha un peso significativo per la missione sui semiconduttori dell'India e per la sua autonomia strategica.

  • Benchmarking tecnologico: L'India Semiconductor Mission (ISM) deve monitorare il passaggio dal silicio ai materiali 2D come il MoS2. Allineare la ricerca e lo sviluppo (R&D) con un'ingegneria incentrata sulle interfacce eviterà che i laboratori indiani rimangano indietro.
  • Catena di approvvigionamento e dipendenza strategica: Il dominio di Taiwan nei semiconduttori di fascia alta si rafforza. L'India ha bisogno di qualcosa di più delle sole capacità di assemblaggio e test (OSAT); deve promuovere la ricerca deep-tech in grado di competere nella scienza dei materiali di prossima generazione.
  • Garantire il futuro delle infrastrutture digitali: Con l'espansione dell'IA e del calcolo ad alte prestazioni in India, la domanda di chip efficienti dal punto di vista energetico aumenterà drasticamente. Monitorare i progressi dei transistor MoS2 aiuta l'India a pianificare le necessità hardware e a proteggere la sovranità digitale in un'era post-silicio.

TSMC e la National Yang-Ming Chiao-Tung University hanno progettato un'interfaccia su scala atomica di 0,42 nm che elimina il collo di bottiglia del dielettrico di gate nei transistor MoS₂, un passo che potrebbe portare i chip bidimensionali (2D) alla produzione su scala wafer. La svolta è importante perché rimuove l'ultimo grande ostacolo che impedisce ai materiali sottili un solo atomo di competere con il silicio in termini di velocità, dimensioni ed efficienza energetica.

Il problema del dielettrico di gate che ha bloccato i chip 2D

Per più di un decennio, il MoS₂ — un semiconduttore spesso un solo atomo — è stato presentato come il successore del silicio. Il suo spessore ridotto promette commutazioni più veloci e una minore dispersione. Questa promessa è svanita quando i produttori hanno cercato di rimpicciolire l'isolante "dielettrico di gate" che controlla il transistor. Man mano che lo strato si assottigliava, il confine con il cristallo di MoS₂ si riempiva di difetti, creando disordine elettrico e comportamenti imprevedibili. L'industria ha cercato nuovi isolanti, ma nessuno di essi riusciva a formare un'interfaccia pulita e uniforme su un canale sottile quanto un atomo.

Un buffer atomico che leviga la transizione

Il team ha ribaltato la situazione: invece di cercare un isolante migliore, ha riprogettato l'interfaccia. Partendo da un monostrato di MoS₂ cresciuto tramite CVD, hanno depositato un film di alluminio epitassiale e lo hanno ossidato in situ, producendo un buffer di ossido di alluminio di 0,42 nm. Questo strato ultra-sottile svolge due funzioni. In primo luogo, crea una superficie liscia e chimicamente compatibile per una crescita uniforme del dielettrico di gate in ossido di afnio ad alta costante dielettrica (high-κ). In secondo luogo, protegge il canale MoS₂ dall'interazione elettrica diretta con il dielettrico, sopprimendo la formazione di difetti che aveva afflitto i tentativi precedenti.

Lo stack ha raggiunto uno spessore di ossido equivalente di circa un nanometro, mantenendo le correnti di dispersione nella fascia più bassa dello spettro ed eliminando l'isteresi, ovvero il ritardo che distorce la risposta del segnale. In breve, il transistor si è comportato in modo prevedibile in tutto l'intervallo di tensione.

Dai fiocchi di laboratorio alla promessa su scala wafer

Ciò che distingue questo lavoro è l'uso della CVD per far crescere lo strato di MoS₂. La CVD è la tecnica di riferimento per depositare film uniformi su grandi substrati, lo stesso metodo utilizzato negli odierni fab di silicio. Dimostrare l'interfaccia atomica su materiale cresciuto tramite CVD dimostra che il processo può, in linea di principio, scalare oltre i chip isolati fino ai wafer completi.

I ricercatori hanno inoltre impiegato passaggi standard di crescita epitassiale e ossidazione che si adattano alle strumentazioni esistenti nei fab. Non sono necessarie attrezzature esotiche o camere ultra-alto vuoto oltre a quelle già utilizzate da una fonderia leader. Questa compatibilità abbassa la barriera per una fonderia come TSMC per integrare il metodo nelle proprie linee di produzione.

Perché la svolta è importante oltre Taiwan

Il traguardo invia un segnale chiaro a qualsiasi nazione che stia costruendo un ecosistema di semiconduttori a prova di futuro. Per paesi come l'India, che stanno investendo pesantemente in una missione nazionale per i semiconduttori, questo lavoro definisce un nuovo benchmark: il successo dipenderà sempre più dalla padronanza dell'ingegneria delle interfacce a livello atomico, e non solo dallo scaling dei nodi di silicio.

  • Allineamento tecnologico – I programmi di R&S che continuano a inseguire miglioramenti dei materiali bulk senza affrontare la qualità dell'interfaccia rischiano di restare indietro.
  • Rilevanza nella catena di approvvigionamento – Il processo si basa su alluminio, afnio e passaggi di ossidazione standard, rafforzando il vantaggio deep-tech di Taiwan e sottolineando al contempo la necessità di diversificare le fonti di approvvigionamento dei materiali.