Il nuovo chip Nanostack di IBM potrebbe estendere la Legge di Moore di un decennio

IBM ha svelato un prototipo di chip rivoluzionario dotato di 100 miliardi di transistor in un'area non più grande di un'unghia, segnalando un cambiamento massiccio nel design dei semiconduttori. Passando dalla riduzione delle dimensioni dei transistor alla loro impilamento verticale, IBM sta affrontando i limiti fisici del silicio per sbloccare una potenza di calcolo senza precedenti.

Superare i limiti fisici del silicio

Per decenni, l'industria dei semiconduttori si è basata sulla Legge di Moore, ovvero il principio di raddoppiare la densità dei transistor riducendo le dimensioni dei singoli componenti. Tuttavia, man mano che i transistor si avvicinano alla scala di poche decine di nanometri, la meccanica quantistica inizia a interferire con la loro funzionalità, rendendo quasi impossibile un'ulteriore miniaturizzazione.

La soluzione di IBM è un cambiamento strategico dall'espansione orizzontale alla densità verticale. Utilizzando un'architettura "nanostack", l'azienda ha implementato con successo i Complementary Field-Effect Transistors (CFET). Questo approccio consente agli ingegneri di impilare verticalmente due strati di transistor su un singolo chip di silicio, raddoppiando di fatto la densità rispetto alla tecnologia all'avanguardia di IBM del 2021.

L'ingegneria dietro il Nanostack

Il processo di fabbricazione funziona in modo simile a una torta a strati. Gli ingegneri costruiscono prima uno strato di transistor sul silicio, posizionano un nuovo strato di silicio sopra di esso e poi fabbricano un secondo strato di transistor direttamente sopra il primo. L'innovazione specifica di IBM risiede in un design "sfalsato" (staggered); a differenza di altri approcci CFET, il secondo strato non si trova direttamente sopra il primo, il che semplifica significativamente il complesso cablaggio necessario per collegare i componenti.

Tecnicamente, questo si basa sulla tecnologia "nanosheet". Nell'architettura di IBM, il canale del transistor è costituito da tre nanosheet, ciascuno spesso solo 15 atomi, distanziati di nove nanometri. Sebbene IBM si riferisca a questo come nodo da "0,7 nanometro", si tratta di un termine di marketing generazionale piuttosto che di una misura fisica della dimensione del transistor stesso.

Incrementi delle prestazioni e impatto sul settore

Le implicazioni per il calcolo ad alte prestazioni sono trasformative. IBM riferisce che questa nuova architettura può svolgere fino al 50% di lavoro in più nello stesso arco di tempo, pur essendo fino al 70% più efficiente dal punto di vista energetico rispetto alle generazioni precedenti.

Queste efficienze sono critiche per il futuro dell'IA e dei data center, dove il consumo energetico e la gestione termica rappresentano i principali colli di bottiglia. Jay Gambetta, Direttore di IBM Research, prevede che il nanostacking sarà ampiamente impiegato nei data center entro il prossimo decennio. Inoltre, poiché l'architettura è general-purpose, IBM intende collaborare con i produttori per integrare questo design in vari hardware, inclusi CPU e GPU.

Superare gli ostacoli della produzione

Nonostante le promesse, il percorso verso la produzione di massa deve affrontare due ostacoli principali: i tassi di resa (yield rates) e il "budget termico". Poiché gli strati sono impilati, un guasto in uno dei due strati (superiore o inferiore) comporta il fallimento totale del chip, aumentando potenzialmente i costi di produzione. Inoltre, gli ingegneri devono fabbricare gli strati superiori a temperature inferiori a 400°C per evitare di fondere i collegamenti dello strato sottostante: un traguardo che IBM afferma di aver raggiunto, sebbene i dettagli tecnici specifici rimangano proprietari.

Punti chiave

• Scalabilità verticale: L'architettura nanostack di IBM utilizza la tecnologia CFET per impilare i transistor verticalmente, superando i limiti fisici della tradizionale riduzione orizzontale.
• Enormi guadagni di efficienza: Il nuovo design offre un aumento del 50% delle prestazioni e un miglioramento del 70% dell'efficienza energetica, elementi cruciali per i futuri data center e i carichi di lavoro dell'IA.
• Roadmap estesa: Gli esperti del settore suggeriscono che questa svolta aggiunga altri 10-15 anni alla roadmap della Legge di Moore.