Новий наностековий чип IBM може продовжити закон Мура на десятиліття

IBM представила революційний прототип чипа, що містить 100 мільярдів транзисторів на площі не більшій за ніготь, що сигналізує про масштабний зсув у дизайні напівпровідників. Відходячи від зменшення розмірів транзисторів на користь їх вертикального стекування, IBM долає фізичні межі кремнію, щоб розкрити безпрецедентну обчислювальну потужність.

Подолання фізичних меж кремнію

Протягом десятиліть напівпровідникова індустрія покладалася на закон Мура — принцип подвоєння щільності транзисторів шляхом зменшення окремих компонентів. Однак, коли розміри транзисторів наближаються до масштабу кількох десятків нанометрів, квантова механіка починає заважати їхній функціональності, роблячи подальшу мініатюризацію майже неможливою.

Рішенням IBM є стратегічний перехід від горизонтального розширення до вертикальної щільності. Використовуючи архітектуру «nanostack», компанія успішно впровадила комплементарні польові транзистори (CFET). Цей підхід дозволяє інженерам вертикально розміщувати два шари транзисторів на одному кремнієвому чипі, фактично подвоюючи щільність порівняно з передовою технологією IBM 2021 року.

Інженерні рішення, що стоять за наностеком

Процес виробництва схожий на приготування багатошарового торта. Спочатку інженери створюють шар транзисторів на кремнії, зверху кладуть новий шар кремнію, а потім виготовляють другий шар транзисторів безпосередньо над першим. Специфічна інновація IBM полягає в «ступінчастому» (staggered) дизайні; на відміну від інших підходів CFET, другий шар не розташовується прямо над першим, що значно спрощує складне розведення контактів, необхідне для з'єднання компонентів.

Технічно це базується на технології «nanosheet» (нанолистів). В архітектурі IBM канал транзистора складається з трьох нанолистів, кожен з яких має товщину лише 15 атомів, а відстань між ними становить дев'ять нанометрів. Хоча IBM називає це техпроцесом «0,7 нанометра», це скоріше поколінне маркетингове визначення, а не фізичне вимірювання розміру самого транзистора.

Приріст продуктивності та вплив на галузь

Наслідки для високопродуктивних обчислень є революційними. IBM повідомляє, що ця нова архітектура може виконувати на 50% більше роботи за той самий проміжок часу, будучи при цьому на 70% енергоефективнішою за попередні покоління.

Така ефективність є критично важливою для майбутнього ШІ та центрів обробки даних, де енергоспоживання та управління тепловим режимом є основними вузькими місцями. Джей Гембетта, директор IBM Research, очікує, що наностекування буде широко впроваджено в дата-центрах протягом наступного десятиліття. Крім того, оскільки архітектура є універсальною, IBM має намір співпрацювати з виробниками для інтеграції цього дизайну в різне обладнання, включаючи CPU та GPU.

Подолання виробничих перешкод

Попри перспективність, шлях до масового виробництва стикається з двома основними перешкодами: рівнем виходу придатної продукції та «тепловим бюджетом». Оскільки шари розташовані один над одним, дефект у верхньому або нижньому шарі призводить до повної непридатності всього чипа, що потенційно збільшує витрати на виробництво. Крім того, інженери повинні виготовляти верхні шари при температурах нижче 400°C, щоб уникнути плавлення з'єднань нижнього шару — IBM стверджує, що досягла цього, хоча конкретні технічні деталі залишаються комерційною таємницею.

Основні висновки

• Вертикальне масштабування: архітектура nanostack від IBM використовує технологію CFET для вертикального розміщення транзисторів, обходячи фізичні межі традиційного горизонтального зменшення.
• Величезний приріст ефективності: новий дизайн забезпечує 50% збільшення продуктивності та 70% покращення енергоефективності, що є критично важливим для майбутніх дата-центрів та навантажень ШІ.
• Продовження дорожньої карти: експерти галузі припускають, що цей прорив додає ще 10–15 років до дорожньої карти закону Мура.