تراشه جدید Nanostack شرکت IBM میتواند قانون مور را تا یک دهه تمدید کند
شرکت IBM از یک نمونه اولیه پیشگامانه از تراشه رونمایی کرده است که دارای ۱۰۰ میلیارد ترانزیستور در مساحتی نه بزرگتر از یک ناخن است؛ این امر نشاندهنده تغییری عظیم در طراحی نیمههادیهاست. IBM با تغییر رویکرد از کوچکسازی ترانزیستورها به سمت چیدمان عمودی آنها، در حال مقابله با محدودیتهای فیزیکی سیلیکون برای آزادسازی قدرت محاسباتی بیسابقه است.
شکستن محدودیتهای فیزیکی سیلیکون
برای دههها، صنعت نیمههادی بر قانون مور متکی بوده است؛ اصلی که بر اساس آن چگالی ترانزیستورها با کوچک کردن اجزای مجزا، دو برابر میشود. با این حال، با نزدیک شدن ابعاد ترانزیستورها به مقیاس چند ده نانومتر، مکانیک کوانتومی شروع به تداخل در عملکرد آنها میکند و کوچکسازی بیشتر را تقریباً غیرممکن میسازد.
راهکار IBM یک تغییر استراتژیک از گسترش افقی به سمت چگالی عمودی است. این شرکت با استفاده از معماری "nanostack"، با موفقیت ترانزیستورهای اثر میدانی مکمل (CFETs) را پیادهسازی کرده است. این رویکرد به مهندسان اجازه میدهد تا دو لایه از ترانزیستورها را به صورت عمودی روی یک تراشه سیلیکونی واحد قرار دهند که به طور موثری چگالی را در مقایسه با فناوری پیشرفته سال ۲۰۲۱ شرکت IBM دو برابر میکند.
مهندسی پشت Nanostack
فرآیند ساخت مشابه یک کیک لایهای عمل میکند. مهندسان ابتدا لایهای از ترانزیستورها را روی سیلیکون میسازند، یک لایه سیلیکونی جدید روی آن قرار میدهند و سپس لایه دوم ترانزیستورها را مستقیماً بالای لایه اول ساخته و ایجاد میکنند. نوآوری خاص IBM در طراحی "staggered" (متناوب) نهفته است؛ برخلاف سایر رویکردهای CFET، لایه دوم مستقیماً روی لایه اول قرار نمیگیرد، که این امر سیمکشیهای پیچیده مورد نیاز برای اتصال اجزا را به میزان قابل توجهی ساده میکند.
از نظر فنی، این فناوری بر پایه تکنولوژی "nanosheet" بنا شده است. در معماری IBM، کانال ترانزیستور از سه nanosheet تشکیل شده است که ضخامت هر کدام تنها ۱۵ اتم است و با فاصله نه نانومتر از هم قرار گرفتهاند. اگرچه IBM از این فناوری به عنوان گره "۰.۷ نانومتری" یاد میکند، اما این یک اصطلاح بازاریابی نسلی است و نه یک اندازهگیری فیزیکی از خودِ اندازه ترانزیستور.
بهبود عملکرد و تأثیر بر صنعت
پیامدهای این فناوری برای محاسبات با عملکرد بالا (HPC) تحولآفرین است. IBM گزارش میدهد که این معماری جدید میتواند در همان بازه زمانی تا ۵۰ درصد کار بیشتری انجام دهد و در عین حال تا ۷۰ درصد نسبت به نسلهای قبلی از نظر مصرف انرژی کارآمدتر باشد.
این کاراییها برای آینده هوش مصنوعی و مراکز داده، جایی که مصرف انرژی و مدیریت حرارتی گلوگاههای اصلی هستند، حیاتی است. Jay Gambetta، مدیر تحقیقات IBM، پیشبینی میکند که فناوری nanostacking در دهه آینده به طور گسترده در مراکز داده مستقر شود. علاوه بر این، از آنجایی که این معماری چندمنظوره است، IBM قصد دارد با تولیدکنندگان همکاری کند تا این طراحی را در سختافزارهای مختلف از جمله CPUها و GPUها ادغام کند.
غلبه بر موانع تولید
با وجود این نویدها، مسیر تولید انبوه با دو مانع بزرگ روبروست: نرخ بازدهی (yield rates) و "بودجه حرارتی" (thermal budget). از آنجایی که لایهها روی هم قرار میگیرند، نقص در هر یک از لایههای بالا یا پایین منجر به خرابی کامل تراشه میشود که میتواند هزینههای تولید را افزایش دهد. علاوه بر این، مهندسان باید لایههای بالایی را در دمای زیر ۴۰۰ درجه سانتیگراد بسازند تا از ذوب شدن اتصالات لایه زیرین جلوگیری شود؛ دستاوردی که IBM ادعا میکند به آن رسیده است، اگرچه جزئیات فنی دقیق آن همچنان محرمانه باقی مانده است.
نکات کلیدی
- مقیاسپذیری عمودی: معماری nanostack شرکت IBM از فناوری CFET برای چیدمان عمودی ترانزیستورها استفاده میکند و از این طریق محدودیتهای فیزیکی کوچکسازی افقی سنتی را دور میزند.
- بهبود چشمگیر کارایی: طراحی جدید ۵۰ درصد افزایش عملکرد و ۷۰ درصد بهبود در بهرهوری انرژی را ارائه میدهد که برای مراکز داده آینده و بارهای کاری هوش مصنوعی بسیار حیاتی است.
- تمدید نقشه راه: کارشناسان صنعت معتقدند که این پیشرفت، ۱۰ تا ۱۵ سال دیگر به نقشه راه قانون مور اضافه میکند.