IBM ನ ಹೊಸ Nanostack ಚಿಪ್ ಮೂರ್ಸ್ ನಿಯಮವನ್ನು (Moore’s Law) ಒಂದು ದಶಕದಷ್ಟು ವಿಸ್ತರಿಸಬಹುದು
IBM ಒಂದು ಕ್ರಾಂತಿಕಾರಿ ಪ್ರೊಟೊಟೈಪ್ ಚಿಪ್ ಅನ್ನು ಅನಾವರಣಗೊಳಿಸಿದೆ. ಇದು ಉಗುರಿನ ಗಾತ್ರಕ್ಕಿಂತ ದೊಡ್ಡದಿಲ್ಲದ ಪ್ರದೇಶದಲ್ಲಿ 100 ಬಿಲಿಯನ್ ಟ್ರಾನ್ಸಿಸ್ಟರ್ಗಳನ್ನು ಹೊಂದಿದ್ದು, ಸೆಮಿಕಂಡಕ್ಟರ್ ವಿನ್ಯಾಸದಲ್ಲಿ ದೊಡ್ಡ ಬದಲಾವಣೆಯನ್ನು ಸೂಚಿಸುತ್ತದೆ. ಟ್ರಾನ್ಸಿಸ್ಟರ್ಗಳನ್ನು ಕುಗ್ಗಿಸುವ ಬದಲು ಅವುಗಳನ್ನು ಲಂಬವಾಗಿ (vertically) ಜೋಡಿಸುವ ಮೂಲಕ, IBM ಸಿಲಿಕಾನ್ನ ಭೌತಿಕ ಮಿತಿಗಳನ್ನು ಎದುರಿಸುತ್ತಾ ಅಭೂತಪೂರ್ವ ಕಂಪ್ಯೂಟೇಶನಲ್ ಶಕ್ತಿಯನ್ನು ಅನ್ಲಾಕ್ ಮಾಡಲು ಮುಂದಾಗಿದೆ.
ಸಿಲಿಕಾನ್ನ ಭೌತಿಕ ಮಿತಿಗಳನ್ನು ಮೀರುವುದು
ದಶಕಗಳಿಂದ, ಸೆಮಿಕಂಡಕ್ಟರ್ ಉದ್ಯಮವು ಮೂರ್ಸ್ ನಿಯಮದ (Moore’s Law) ಮೇಲೆ ಅವಲಂಬಿತವಾಗಿದೆ—ಅಂದರೆ ವೈಯಕ್ತಿಕ ಘಟಕಗಳನ್ನು ಕುಗ್ಗಿಸುವ ಮೂಲಕ ಟ್ರಾನ್ಸಿಸ್ಟರ್ ಸಾಂದ್ರತೆಯನ್ನು ದ್ವಿಗುಣಗೊಳಿಸುವ ತತ್ವ. ಆದಾಗ್ಯೂ, ಟ್ರಾನ್ಸಿಸ್ಟರ್ಗಳು ಕೆಲವು ಡಜನ್ ನ್ಯಾನೋಮೀಟರ್ಗಳ ಪ್ರಮಾಣಕ್ಕೆ ತಲುಪಿದಂತೆ, ಕ್ವಾಂಟಮ್ ಮೆಕ್ಯಾನಿಕ್ಸ್ ಅವುಗಳ ಕಾರ್ಯಕ್ಷಮತೆಗೆ ಅಡ್ಡಿಪಡಿಸಲು ಪ್ರಾರಂಭಿಸುತ್ತದೆ, ಇದರಿಂದಾಗಿ ಮುಂದಿನ ಮಿನಿಯೇಚರೈಸೇಶನ್ (miniaturization) ಅಸಾಧ್ಯವಾಗುತ್ತದೆ.
IBM ನ ಪರಿಹಾರವು ಅಡ್ಡಲಾದ ವಿಸ್ತರಣೆಯಿಂದ (horizontal expansion) ಲಂಬ ಸಾಂದ್ರತೆಯತ್ತ (vertical density) ಒಂದು ಕಾರ್ಯತಂತ್ರದ ಬದಲಾವಣೆಯಾಗಿದೆ. "nanostack" ಆರ್ಕಿಟೆಕ್ಚರ್ ಅನ್ನು ಬಳಸಿಕೊಂಡು, ಕಂಪನಿಯು Complementary Field-Effect Transistors (CFETs) ಅನ್ನು ಯಶಸ್ವಿಯಾಗಿ ಜಾರಿಗೆ ತಂದಿದೆ. ಈ ವಿಧಾನವು ಎಂಜಿನಿಯರ್ಗಳಿಗೆ ಒಂದೇ ಸಿಲಿಕಾನ್ ಚಿಪ್ ಮೇಲೆ ಎರಡು ಪದರಗಳ ಟ್ರಾನ್ಸಿಸ್ಟರ್ಗಳನ್ನು ಲಂಬವಾಗಿ ಜೋಡಿಸಲು ಅನುವು ಮಾಡಿಕೊಡುತ್ತದೆ, ಇದು IBM ನ 2021 ರ ಅತ್ಯಾಧುನಿಕ ತಂತ್ರಜ್ಞಾನಕ್ಕೆ ಹೋಲಿಸಿದರೆ ಸಾಂದ್ರತೆಯನ್ನು ಪರಿಣಾಮಕಾರಿಯಾಗಿ ದ್ವಿಗುಣಗೊಳಿಸುತ್ತದೆ.
Nanostack ಹಿಂದಿರುವ ಎಂಜಿನಿಯರಿಂಗ್
ತಯಾರಿಕಾ ಪ್ರಕ್ರಿಯೆಯು ಲೇಯರ್ ಕೇಕ್ನಂತೆ ಕಾರ್ಯನಿರ್ವಹಿಸುತ್ತದೆ. ಎಂಜಿನಿಯರ್ಗಳು ಮೊದಲು ಸಿಲಿಕಾನ್ ಮೇಲೆ ಟ್ರಾನ್ಸಿಸ್ಟರ್ಗಳ ಒಂದು ಪದರವನ್ನು ನಿರ್ಮಿಸುತ್ತಾರೆ, ಅದರ ಮೇಲೆ ಹೊಸ ಸಿಲಿಕಾನ್ ಪದರವನ್ನು ಇಡುತ್ತಾರೆ ಮತ್ತು ನಂತರ ಮೊದಲ ಪದರಕ್ಕೆ ನೇರವಾಗಿ ಎರಡನೇ ಪದರವನ್ನು ತಯಾರಿಸುತ್ತಾರೆ. IBM ನ ವಿಶಿಷ್ಟ ನಾವೀನ್ಯತೆಯು "staggered" ವಿನ್ಯಾಸದಲ್ಲಿದೆ; ಇತರ CFET ವಿಧಾನಗಳಿಗ Unlike, ಇಲ್ಲಿ ಎರಡನೇ ಪದರವು ಮೊದಲ ಪದರದ ಮೇಲೆ ನೇರವಾಗಿ ಕುಳಿತುಕೊಳ್ಳುವುದಿಲ್ಲ, ಇದು ಘಟಕಗಳನ್ನು ಸಂಪರ್ಕಿಸಲು ಅಗತ್ಯವಿರುವ ಸಂಕೀರ್ಣ ವೈರಿಂಗ್ ಅನ್ನು ಗಣನೀಯವಾಗಿ ಸರಳಗೊಳಿಸುತ್ತದೆ.
ತಾಂತ್ರಿಕವಾಗಿ, ಇದು "nanosheet" ತಂತ್ರಜ್ಞಾನದ ಮೇಲೆ ನಿರ್ಮಿತವಾಗಿದೆ. IBM ನ ಆರ್ಕಿಟೆಕ್ಚರ್ನಲ್ಲಿ, ಟ್ರಾನ್ಸಿಸ್ಟರ್ ಚಾನಲ್ ಮೂರು ನ್ಯಾನೋಶೀಟ್ಗಳನ್ನು ಒಳಗೊಂಡಿದೆ, ಪ್ರತಿಯೊಂದೂ ಕೇವಲ 15 ಪರಮಾಣುಗಳ ದಪ್ಪವನ್ನು ಹೊಂದಿದ್ದು, ಒಂಬತ್ತು ನ್ಯಾನೋಮೀಟರ್ ಅಂತರದಲ್ಲಿವೆ. IBM ಇದನ್ನು "0.7 ನ್ಯಾನೋಮೀಟರ್" ನೋಡ್ ಎಂದು ಕರೆಯುತ್ತಿದ್ದರೂ, ಇದು ಟ್ರಾನ್ಸಿಸ್ಟರ್ ಗಾತ್ರದ ಭೌತಿಕ ಅಳತೆಯಲ್ಲ, ಬದಲಾಗಿ ಒಂದು ತಲೆಮಾರಿನ ಮಾರ್ಕೆಟಿಂಗ್ ಪದವಾಗಿದೆ.
ಕಾರ್ಯಕ್ಷಮತೆಯ ಲಾಭಗಳು ಮತ್ತು ಉದ್ಯಮದ ಮೇಲೆ ಪರಿಣಾಮ
ಹೈ-ಪರ್ಫಾರ್ಮೆನ್ಸ್ ಕಂಪ್ಯೂಟಿಂಗ್ ಮೇಲೆ ಇದರ ಪರಿಣಾಮಗಳು ಪರಿವರ್ತಕವಾಗಿವೆ. ಈ ಹೊಸ ಆರ್ಕಿಟೆಕ್ಚರ್ ಹಿಂದಿನ ತಲೆಮಾರುಗಳಿಗಿಂತ 70% ಹೆಚ್ಚು ಇಂಧನ ದಕ್ಷತೆಯನ್ನು ಹೊಂದಿದ್ದು, ಅದೇ ಸಮಯದಲ್ಲಿ 50% ಹೆಚ್ಚು ಕೆಲಸವನ್ನು ಮಾಡಬಲ್ಲದು ಎಂದು IBM ವರದಿ ಮಾಡಿದೆ.
AI ಮತ್ತು ಡೇಟಾ ಸೆಂಟರ್ಗಳ ಭವಿಷ್ಯಕ್ಕೆ ಈ ದಕ್ಷತೆಗಳು ಬಹಳ ಮುಖ್ಯವಾಗಿದ್ದು, ಅಲ್ಲಿ ಇಂಧನ ಬಳಕೆ ಮತ್ತು ಥರ್ಮಲ್ ಮ್ಯಾನೇಜ್ಮೆಂಟ್ (thermal management) ಪ್ರಮುಖ ಅಡೆತಡೆಗಳಾಗಿವೆ. ಮುಂದಿನ ದಶಕದೊಳಗೆ ಡೇಟಾ ಸೆಂಟರ್ಗಳಲ್ಲಿ nanostacking ಅನ್ನು ವ್ಯಾಪಕವಾಗಿ ಬಳಸಲಾಗುವುದು ಎಂದು IBM ರಿಸರ್ಚ್ನ ನಿರ್ದೇಶಕ Jay Gambetta ನಿರೀಕ್ಷಿಸಿದ್ದಾರೆ. ಇದಲ್ಲದೆ, ಈ ಆರ್ಕಿಟೆಕ್ಚರ್ ಸಾಮಾನ್ಯ ಉದ್ದೇಶಕ್ಕಾಗಿ (general-purpose) ಇರುವುದರಿಂದ, CPU ಮತ್ತು GPU ಸೇರಿದಂತೆ ವಿವಿಧ ಹಾರ್ಡ್ವೇರ್ಗಳಲ್ಲಿ ಈ ವಿನ್ಯಾಸವನ್ನು ಅಳವಡಿಸಲು IBM ತಯಾರಕರೊಂದಿಗೆ ಸಹಕರಿಸಲು ಉದ್ದೇಶಿಸಿದೆ.
ಉತ್ಪಾದನಾ ಅಡೆತಡೆಗಳನ್ನು ನಿವಾರಿಸುವುದು
ಭರವಸೆಯಿದ್ದರೂ, ಸಾಮೂಹಿಕ ಉತ್ಪಾದನೆಯ ಹಾದಿಯಲ್ಲಿ ಎರಡು ಪ್ರಮುಖ ಅಡೆತಡೆಗಳಿವೆ: ಯೀಲ್ಡ್ ರೇಟ್ಸ್ (yield rates) ಮತ್ತು "ಥರ್ಮಲ್ ಬಜೆಟ್" (thermal budget). ಪದರಗಳನ್ನು ಒಂದರ ಮೇಲೊಂದರಂತೆ ಜೋಡಿಸಿರುವುದರಿಂದ, ಮೇಲಿನ ಅಥವಾ ಕೆಳಗಿನ ಪದರಗಳಲ್ಲಿ ಯಾವುದಾದರೂ ಒಂದು ವಿಫಲವಾದರೆ ಇಡೀ ಚಿಪ್ ವಿಫಲವಾಗುತ್ತದೆ, ಇದು ಉತ್ಪಾದನಾ ವೆಚ್ಚವನ್ನು ಹೆಚ್ಚಿಸಬಹುದು. ಹೆಚ್ಚುವರಿಯಾಗಿ, ಕೆಳಗಿನ ಪದರದ ಸಂಪರ್ಕಗಳು ಕರಗುವುದನ್ನು ತಪ್ಪಿಸಲು ಎಂಜಿನಿಯರ್ಗಳು ಮೇಲಿನ ಪದರಗಳನ್ನು 400°C ಗಿಂತ ಕಡಿಮೆ ತಾಪಮಾನದಲ್ಲಿ ತಯಾರಿಸಬೇಕು—ಇದನ್ನು IBM ಸಾಧಿಸಿದೆ ಎಂದು ಹೇಳಿಕೊಂಡಿದ್ದರೂ, ನಿರ್ದಿಷ್ಟ ತಾಂತ್ರಿಕ ವಿವರಗಳು ಗೌಪ್ಯವಾಗಿವೆ.
ಪ್ರಮುಖ ಅಂಶಗಳು
- ಲಂಬ ಸ್ಕೇಲಿಂಗ್ (Vertical Scaling): IBM ನ nanostack ಆರ್ಕಿಟೆಕ್ಚರ್ ಟ್ರಾನ್ಸಿಸ್ಟರ್ಗಳನ್ನು ಲಂಬವಾಗಿ ಜೋಡಿಸಲು CFET ತಂತ್ರಜ್ಞಾನವನ್ನು ಬಳಸುತ್ತದೆ, ಇದು ಸಾಂಪ್ರದಾಯಿಕ ಅಡ್ಡಲಾದ ಕುಗ್ಗಿಸುವಿಕೆಯ ಭೌತಿಕ ಮಿತಿಗಳನ್ನು ಮೀರುತ್ತದೆ.
- ಬೃಹತ್ ದಕ್ಷತೆಯ ಲಾಭಗಳು: ಹೊಸ ವಿನ್ಯಾಸವು 50% ಕಾರ್ಯಕ್ಷಮತೆಯ ಹೆಚ್ಚಳ ಮತ್ತು 70% ಇಂಧನ ದಕ್ಷತೆಯ ಸುಧಾರಣೆಯನ್ನು ನೀಡುತ್ತದೆ, ಇದು ಭವಿಷ್ಯದ ಡೇಟಾ ಸೆಂಟರ್ಗಳು ಮತ್ತು AI ವರ್ಕ್ಲೋಡ್ಗಳಿಗೆ ನಿರ್ಣಾಯಕವಾಗಿದೆ.
- ವಿಸ್ತೃತ ರೋಡ್ಮ್ಯಾಪ್: ಈ ಮಹತ್ವದ ಆವಿಷ್ಕಾರವು ಮೂರ್ಸ್ ನಿಯಮದ (Moore’s Law) ರೋಡ್ಮ್ಯಾಪ್ಗೆ ಮತ್ತೊಂದು 10 ರಿಂದ 15 ವರ್ಷಗಳನ್ನು ಸೇರಿಸುತ್ತದೆ ಎಂದು ಉದ್ಯಮ ತಜ್ಞರು ಸೂಚಿಸಿದ್ದಾರೆ.