IBM-ன் புதிய Nanostack சிப், மூரின் விதியை (Moore’s Law) ஒரு தசாப்தம் நீட்டிக்கக்கூடும்

ஒரு நகத்தின் அளவை விட பெரியதாக இல்லாத ஒரு பரப்பளவில் 100 பில்லியன் டிரான்சிஸ்டர்களைக் கொண்ட ஒரு புரட்சிகரமான முன்மாதிரி சிப்பை (prototype chip) IBM வெளியிட்டுள்ளது, இது குறைக்கடத்தி (semiconductor) வடிவமைப்பில் ஒரு மிகப்பெரிய மாற்றத்தைக் குறிக்கிறது. டிரான்சிஸ்டர்களைச் சுருக்குவதற்குப் பதிலாக, அவற்றை செங்குத்தாக அடுக்கும் (vertically stacking) முறையை நோக்கித் திரும்புவதன் மூலம், முன்னெப்போதும் இல்லாத கணக்கீட்டுத் திறனை (computational power) வெளிக்கொணர சிலிக்கானின் இயற்பியல் வரம்புகளை IBM எதிர்கொள்கிறது.

சிலிக்கானின் இயற்பியல் வரம்புகளை உடைத்தல்

பல தசாப்தங்களாக, குறைக்கடத்தித் தொழில் மூரின் விதியை (Moore’s Law) நம்பி வருகிறது—அதாவது தனித்தனி கூறுகளைச் சுருக்குவதன் மூலம் டிரான்சிஸ்டர் அடர்த்தியை இரட்டிப்பாக்கும் கொள்கை. இருப்பினும், டிரான்சிஸ்டர்கள் சில டஜன் நானோமீட்டர் அளவை நெருங்கும்போது, குவாண்டம் மெக்கானிக்ஸ் அவற்றின் செயல்பாட்டில் குறுக்கிடத் தொடங்குகிறது, இது மேலும் சுருக்குவதைத் கிட்டத்தட்ட சாத்தியமற்றதாக்குகிறது.

கிடைமட்ட விரிவாக்கத்திலிருந்து (horizontal expansion) செங்குத்து அடர்த்திக்கு (vertical density) மாறுவதே IBM-ன் தீர்வாகும். "nanostack" கட்டமைப்பைப் பயன்படுத்தி, நிறுவனம் Complementary Field-Effect Transistors (CFETs)-ஐ வெற்றிகரமாகச் செயல்படுத்தியுள்ளது. இந்த அணுகுமுறை பொறியாளர்கள் ஒரே சிலிக்கான் சிப்பில் இரண்டு அடுக்குகளாக டிரான்சிஸ்டர்களைச் செங்குத்தாக அடுக்க அனுமதிக்கிறது, இது IBM-ன் 2021 அதிநவீன தொழில்நுட்பத்துடன் ஒப்பிடும்போது அடர்த்தியைத் திறம்பட இரட்டிப்பாக்குகிறது.

Nanostack-ன் பின்னணியில் உள்ள பொறியியல்

இந்தத் தயாரிப்பு செயல்முறை ஒரு அடுக்கு கேக் (layer cake) போன்றது. பொறியாளர்கள் முதலில் சிலிக்கான் மீது ஒரு டிரான்சிஸ்டர் அடுக்கை உருவாக்குகிறார்கள், அதன் மேல் ஒரு புதிய சிலிக்கான் அடுக்கை வைக்கிறார்கள், பின்னர் முதல் அடுக்கிற்கு நேரடியாக மேலே இரண்டாவது டிரான்சிஸ்டர் அடுக்கைத் தயாரிக்கிறார்கள். IBM-ன் குறிப்பிட்ட கண்டுபிடிப்பு அதன் "staggered" (ஒன்றையொன்று விலக்கி வைக்கும்) வடிவமைப்பில் உள்ளது; மற்ற CFET அணுகுமுறைகளைப் போலன்றி, இரண்டாவது அடுக்கு முதல் அடுக்கின் மீது நேரடியாக அமரவில்லை, இது கூறுகளை இணைக்கத் தேவையான சிக்கலான வயரிங் முறையை கணிசமாக எளிதாக்குகிறது.

தொழில்நுட்ப ரீதியாக, இது "nanosheet" தொழில்நுட்பத்தின் அடிப்படையில் கட்டமைக்கப்பட்டுள்ளது. IBM-ன் கட்டமைப்பில், டிரான்சிஸ்டர் சேனல் மூன்று நானோஷீட்களைக் கொண்டுள்ளது, ஒவ்வொன்றும் 15 அணுக்கள் தடிமன் கொண்டவை மற்றும் ஒன்பது நானோமீட்டர் இடைவெளியில் உள்ளன. IBM இதை "0.7 நானோமீட்டர்" நோட் (node) என்று அழைத்தாலும், இது டிரான்சிஸ்டர் அளவின் இயற்பியல் அளவீடு என்பதை விட ஒரு தலைமுறை சந்தைப்படுத்தல் சொல்லே (marketing term) ஆகும்.

செயல்திறன் அதிகரிப்பு மற்றும் தொழில்முறை தாக்கம்

உயர் செயல்திறன் கணினித் துறைக்கு (high-performance computing) இதன் தாக்கம் மாற்றத்தை ஏற்படுத்தும் வகையில் இருக்கும். இந்த புதிய கட்டமைப்பு அதே காலப்பகுதியில் 50% கூடுதல் வேலையைச் செய்ய முடியும் என்றும், முந்தைய தலைமுறைகளை விட 70% வரை அதிக ஆற்றல் திறன் (energy-efficient) கொண்டது என்றும் IBM தெரிவித்துள்ளது.

ஆற்றல் நுகர்வு மற்றும் வெப்ப மேலாண்மை (thermal management) ஆகியவை முக்கியத் தடைகளாக இருக்கும் AI மற்றும் தரவு மையங்களின் (data centers) எதிர்காலத்திற்கு இந்தத் திறன்கள் மிகவும் முக்கியமானவை. அடுத்த தசாப்தத்திற்குள் தரவு மையங்களில் nanostacking பரவலாகப் பயன்படுத்தப்படும் என்று IBM ஆராய்ச்சியின் இயக்குனர் Jay Gambetta எதிர்பார்க்கிறார். மேலும், இந்த கட்டமைப்பு பொதுவான பயன்பாட்டிற்கானது (general-purpose) என்பதால், CPU மற்றும் GPU உட்பட பல்வேறு வன்பொருட்களில் (hardware) இந்த வடிவமைப்பை ஒருங்கிணைக்க உற்பத்தியாளர்களுடன் இணைந்து செயல்பட IBM திட்டமிட்டுள்ளது.

உற்பத்தித் தடைகளைத் தாண்டுதல்

இந்த வாக்குறுதிகள் இருந்தபோதிலும், பெருமளவிலான உற்பத்திக்கு (mass production) இரண்டு முக்கியத் தடைகள் உள்ளன: விளைச்சல் விகிதங்கள் (yield rates) மற்றும் "வெப்ப வரம்பு" (thermal budget). அடுக்குகள் ஒன்றன் மேல் ஒன்றாக அடுக்கப்பட்டுள்ளதால், மேல் அல்லது கீழ் அடுக்கில் ஏற்படும் தோல்வி முழு சிப்பின் தோல்விக்கு வழிவகுக்கும், இது உற்பத்திச் செலவை அதிகரிக்கக்கூடும். கூடுதலாக, அடிப்படையிலுள்ள அடுக்கின் இணைப்புகள் உருகாமல் இருக்க, பொறியாளர்கள் மேல் அடுக்குகளை 400°C க்கும் குறைவான வெப்பநிலையில் தயாரிக்க வேண்டும்—இந்தச் சாதனையைத் தாங்கள் செய்துவிட்டதாக IBM கூறினாலும், குறிப்பிட்ட தொழில்நுட்ப விவரங்கள் ரகசியமாகவே வைக்கப்பட்டுள்ளன.

முக்கியக் குறிப்புகள்

• செங்குத்து அளவிடுதல் (Vertical Scaling): IBM-ன் nanostack கட்டமைப்பு டிரான்சிஸ்டர்களைச் செங்குத்தாக அடுக்க CFET தொழில்நுட்பத்தைப் பயன்படுத்துகிறது, இது பாரம்பரிய கிடைமட்டச் சுருக்கத்தின் இயற்பியல் வரம்புகளைத் தவிர்க்கிறது.
• மிகப்பெரிய செயல்திறன் அதிகரிப்பு: புதிய வடிவமைப்பு 50% செயல்திறன் அதிகரிப்பையும் 70% ஆற்றல் திறன் மேம்பாட்டையும் வழங்குகிறது, இது எதிர்கால தரவு மையங்கள் மற்றும் AI பணிச்சுரைகளுக்கு (workloads) மிகவும் அவசியமானது.
• நீட்டிக்கப்பட்ட வரைபடம் (Roadmap): இந்த முன்னேற்றம் மூரின் விதியின் (Moore’s Law) காலவரிசையில் மேலும் 10 முதல் 15 ஆண்டுகளைச் சேர்க்கிறது என்று தொழில்முறை வல்லுநர்கள் தெரிவிக்கின்றனர்.