구글은 코드명 'Humufish'인 9세대 TPU를 위해 인텔의 EMIB-T 패키징을 선택했으며, 2028년까지 300만 개의 칩을 출하할 계획입니다. 이번 결정은 10년 동안 이어온 TSMC의 CoWoS 인터포저 기술에 대한 의존을 끝내는 것이며, AI 칩 공급망이 대만 파운드리로부터 멀어지는 계기가 될 수 있습니다.

이번 전환이 중요한 이유

지난 10년 동안 구글의 고성능 AI 가속기는 여러 다이(die)를 연결하기 위해 대형 실리콘 인터포저를 사용하는 TSMC의 CoWoS(chip-on-wafer-on-substrate) 플랫폼을 기반으로 작동해 왔습니다. 인텔의 EMIB-T(Embedded Multi-Die Interconnect Bridge-T)는 거대한 인터포저 대신 실리콘 브리지를 내장하고 전용 접지면(ground planes)과 커패시터를 추가한 더 작은 기판을 사용합니다. 이 설계는 관통 실리콘 비아(through-silicon vias)를 통해 전력을 수직으로 전달하는데, 이는 AI 칩이 대형화됨에 따라 신호 라우팅보다 전력 무결성(power integrity) 관리가 더 어려워지는 상황에서 결정적인 강점이 됩니다.

구글의 이번 결정은 EMIB-T가 미래 모델의 전력 밀도 요구 사항을 충족할 수 있다는 자신감을 보여줍니다. 만약 이번 도입이 성공한다면, 다른 클라우드 제공업체들도 TSMC의 독점적인 패키징 기술에 대한 대안을 찾기 시작할 수 있습니다.

파운드리 시장의 판도

TSMC는 여전히 시장을 선도하고 있습니다. TSMC의 CoWoS-L 변형 모델은 다이 면적을 표준 레티클(reticle)의 5.5배까지 확장할 수 있으며, 회사는 2030년까지 이를 14배로 늘리겠다고 약속했습니다. 인텔의 하이엔드 AI 패키징 시장 진입은 이러한 독점 체제를 위협하며 TSMC가 로드맵을 가속화하도록 압박하고 있습니다.

구글에게 이번 전환은 대규모 언어 모델(LLM) 및 기타 AI 워크로드에 필요한 칩 밀도를 희생하지 않으면서도 더 나은 전력 성능을 보장합니다. 인텔에게 수백만 개의 유닛 규모 계약은 자사의 파운드리 서비스를 입증하는 것이며, 다른 하이퍼스케일 고객사로 가는 문을 열어줄 수 있습니다.

숨겨진 과제들

패키징 기술을 변경하는 것은 결코 쉬운 일이 아닙니다. EMIB-T의 더 작은 기판은 재료 비용을 절감하지만, 레이아웃부터 테스트에 이르기까지 전체 칩 스택의 재설계를 강요합니다. 수율이나 신뢰성에서 작은 문제라도 발생하면 TPU 출하가 지연되고 구글의 AI 서비스에 영향을 미칠 수 있습니다. 만약 TSMC의 확장성 약속이 예정대로 이루어진다면, 인텔이 공략하려는 전력 공급 격차를 좁힐 수도 있습니다.

향후 관전 포인트

  • 2027년 기술 심포지엄에서의 TSMC의 대응. TSMC는 AI 칩 시장의 주도권을 방어하기 위한 로드맵 업데이트를 발표할 가능성이 높습니다.
  • 아마존(Amazon)이나 메타(Meta)와 같은 다른 클라우드 거물들의 도입 의사 신호. 인텔의 EMIB-T와 유사한 행보가 나타난다면 TSMC에 대한 압박이 가중되고 AI 칩 생태계 전체가 재편될 수 있습니다.

진정한 시험대는 인텔이 구글이 요구하는 규모에서 높은 수율을 유지할 수 있는지 여부가 될 것입니다. 성공한다면 AI 하드웨어 공급망은 더욱 다변화될 것이며, 그렇지 못할 경우 TSMC의 독점적 지위가 다시 강화될 수 있습니다. 그 결과는 검색부터 추천 엔진에 이르기까지 모든 것을 구동하는 AI 서비스의 비용, 성능 및 가용성을 결정짓게 될 것입니다.