Google a choisi le packaging EMIB-T d'Intel pour sa TPU de 9e génération, dont le nom de code est Humufish, et prévoit d'expédier trois millions de puces d'ici 2028. Ce changement met fin à une dépendance de dix ans envers la technologie d'interposeur CoWoS de TSMC et pourrait détourner la chaîne d'approvisionnement des puces d'IA de la fonderie taïwanaise.
Pourquoi ce changement est crucial
Pendant dix ans, les accélérateurs d'IA haute performance de Google ont reposé sur la plateforme CoWoS (chip-on-wafer-on-substrate) de TSMC, qui utilise de grands interposeurs en silicium pour connecter plusieurs dies. L'EMIB-T d'Intel (Embedded Multi-Die Interconnect Bridge-T) remplace l'interposeur massif par un substrat plus petit qui intègre des ponts en silicium et ajoute des plans de masse et des condensateurs dédiés. La conception distribue l'énergie verticalement via des vias traversant le silicium (through-silicon vias), un avantage critique à mesure que les puces d'IA grandissent et que l'intégrité de l'alimentation devient plus difficile à gérer que le routage des signaux.
La décision de Google témoigne de sa confiance dans la capacité de l'EMIB-T à répondre aux exigences de densité de puissance des futurs modèles. Si le déploiement réussit, d'autres fournisseurs de cloud pourraient commencer à chercher des alternatives au packaging dominant de TSMC.
Les enjeux pour le marché des fonderies
TSMC domine toujours le marché. Sa variante CoWoS-L peut étendre la surface des dies jusqu'à 5,5 fois le reticule standard, et l'entreprise s'est engagée à multiplier cette capacité par 14 d'ici 2030. L'entrée d'Intel sur le marché du packaging d'IA haut de gamme menace ce monopole et force TSMC à accélérer sa feuille de route.
Pour Google, ce changement promet de meilleures performances énergétiques sans sacrifier la densité de puces nécessaire aux grands modèles de langage (LLM) et autres charges de travail d'IA. Pour Intel, un contrat de plusieurs millions d'unités valide ses services de fonderie et pourrait ouvrir des portes à d'autres clients hyperscale.
Les défis cachés
Changer de technologie de packaging n'est pas une mince affaire. Le substrat plus petit de l'EMIB-T réduit les coûts de matériaux, mais impose une refonte de toute la pile de puces, de la conception (layout) aux tests. Le moindre accroc en termes de rendement ou de fiabilité pourrait retarder les expéditions de TPU et affecter les services d'IA de Google. Si les promesses de montée en charge de TSMC sont tenues, elles pourraient réduire l'écart de distribution de puissance que Intel tente d'exploiter.
À surveiller prochainement
- La réponse de TSMC lors de son symposium technologique de 2027. L'entreprise dévoilera probablement des mises à jour de sa feuille de route visant à défendre sa position de leader sur les puces d'IA.
- Les signaux d'engagement d'autres géants du cloud tels qu'Amazon ou Meta. Un mouvement parallèle vers l'EMIB-T d'Intel accentuerait la pression sur TSMC et pourrait remodeler l'ensemble de l'écosystème des puces d'IA.
Le véritable test sera de savoir si Intel peut maintenir des rendements élevés à l'échelle exigée par Google. Si c'est le cas, la chaîne d'approvisionnement du matériel d'IA pourrait se diversifier ; sinon, la domination de TSMC pourrait se réaffirmer. L'issue déterminera le coût, la performance et la disponibilité des services d'IA qui alimentent tout, de la recherche aux moteurs de recommandation.